资源列表

« 1 2 ... .51 .52 .53 .54 .55 3956.57 .58 .59 .60 .61 ... 4311 »

[VHDL编程sp601_MIG_rdf0005_12.2

说明:spartan—6fpga 用mig生成ddr2接口的ip核,用户可以直接调用此ip控制ddr2-spartan-6fpga generated by mig ddr2 interface ip core, the user can call this ip control ddr2
<刘一平> 在 2024-11-15 上传 | 大小:4.37mb | 下载:0

[VHDL编程eda

说明:eda 电子设计类的源程序代码 学vhdl语言的同学可以-eda electronic design class vhdl source code language learning students can see
<梁涛> 在 2024-11-15 上传 | 大小:4.37mb | 下载:0

[VHDL编程duty_ratio_measure

说明:测量100MHz以下方波信号的占空比,作者水平有限,程序还需要完善-The following measurements 100MHz duty cycle square wave signal
<> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程ug_virtex5

说明:xilinx virtex5用户手册使用说明,一共385页,对熟悉V5非常有帮助的-xilinx virtex5 user manual instructions for use, a total of 385, the familiar V5 very helpful
<apple_rao> 在 2024-11-15 上传 | 大小:4.37mb | 下载:0

[VHDL编程TIMER2

说明:TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能T
<陈立> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程51_eth_tx_rx

说明:51单片机与以太网控制器的设计,实现数据于主机和PHY的封包解包与传输-51 MCU and the design of Ethernet controller, data from the host and the PHY packet unpacking and transmission
<zhangjiefei> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程C2H

说明:在Quartus II中,基于DE2-70开发板的C2H硬件加速功能的实现。-Quartus II C2H hardware based DE2-70 development board to accelerate the realization of the function.
<QPHuang> 在 2024-11-15 上传 | 大小:4.37mb | 下载:0

[VHDL编程Freq_Count_Test-8.15

说明:Verlag代码,频率计,计算输入触发信号的频率,频率=工作时钟/计数结果。-Verlag code, frequency meter, calculate the input trigger signal frequency, frequency = operating clock/count the results.
<Kg5> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程led

说明:LED译码电路设计,实现LED显示以及扫描电路。该程序采用共阴极。主要的两点为能够自动适应扫描电路的路数.-LED decoder circuit design, implementation, LED display, and the scanning circuit. The program uses a common cathode. The main points to be able to automatically adap
<10086> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程adc_test

说明:verilog AD采样源代码,包括test代码-verilog AD
<chentienian> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程Digital_Photo_Frame

说明:NEEK上的电子相框. NEEK上的电子相框.-Electronic picture fr a me on NEEK
<liran> 在 2024-11-15 上传 | 大小:4.38mb | 下载:0

[VHDL编程Sleep Away

说明:what are you doing for your life. You are so young, you have pashion and what the hell are you doing right now
<werwerwerwe > 在 2024-11-15 上传 | 大小:4.37mb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 3956.57 .58 .59 .60 .61 ... 4311 »

源码中国 www.ymcn.org