资源列表

« 1 2 ... .55 .56 .57 .58 .59 3960.61 .62 .63 .64 .65 ... 4311 »

[VHDL编程VHDL_Development_Board_Sources

说明:这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source cod
<Jawen> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程Avalon

说明:Avalon总线规范的简单介绍-Avalon Bus Specification, a simple introduction
<付茗> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程CPLDVHDLCODE

说明:CPLD VHDL CODE非常好的参考资料-CPLD VHDL CODE a very good reference
<DIC> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程DE2_LCM_CCD

说明:在de2FPGA开发板上实现视频的采集,以及播放~~verilog代码 希望对大家有所帮助-CCD to capture video sent to SDRAM LCM to controller LCD LCD to display the picture~
<Wu> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程MCPUDESIGN

说明:This file is fof single Process Unit design for new pepole -This file is fof single Process Unit design for new pepole
<ll> 在 2024-11-15 上传 | 大小:4.44mb | 下载:0

[VHDL编程zx

说明:CCD图像的颜色插值算法研究及其FPGA实现 ,这是一篇论文,里面详细介绍了如何实现图像处理的方法-CCD color image interpolation algorithm and its FPGA implementation, which is a paper, which details how to implement image processing method
<> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程SDRAM1

说明:这是一个控制sdram的程序,用verilog编写的-This is a control program sdram, prepared with verilog
<陈宇> 在 2024-11-15 上传 | 大小:4.44mb | 下载:0

[VHDL编程CCDFPGA

说明:CCD图像的颜色插值算法研究及其FPGA实现-CCD color image interpolation algorithm and its FPGA implementation
<long> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程Microprocessor-design-P-VHDL

说明:Microprocessor design with VHDL
<Zizaum> 在 2024-11-15 上传 | 大小:4.44mb | 下载:0

[VHDL编程caitiao

说明:QuartusII软件写的四条竖彩条信号,通过ADV7171芯片转成模拟信号在监视屏上显示。-The color bar signal which are writen by VHDL ,with the data of the signal converted to analog signal by ADV7171 ,are showed on TV monitor .
<丁会> 在 2024-11-15 上传 | 大小:4.44mb | 下载:0

[VHDL编程Sunhaibo

说明:PCI9054的读写,其中包括双口RAM,以及寄存器的使用-PCI9054 read and write, which includes dual port RAM, as well as the use of registers
<孙悦> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0

[VHDL编程Fre_Multi_Ctrl_1114

说明:实现camerallink任意位的串并转换(Implementation of camerallink arbitrary bit series conversions)
<非要起名字> 在 2024-11-15 上传 | 大小:4.43mb | 下载:0
« 1 2 ... .55 .56 .57 .58 .59 3960.61 .62 .63 .64 .65 ... 4311 »

源码中国 www.ymcn.org