[VHDL编程] verilog实现FSK

说明：用verilog语言，采用DDS技术实现的FSK
<yfvictoria> 在 2009-05-04 上传 | 大小：3.82mb | 下载：0

[VHDL编程] etd-0407109-183702-81-001[1]

说明：文章介绍了YUV向RGB颜色空间转换的硬件电路实现算法.在高基乘法算法基础上,建立了参数化高基乘法算法模型,并给出了Verilog HDL描述 小数乘法的整数乘法近似和近似误差给予了详细的讨论.采用乘法单元复用的设计结果将在两个时钟周期内完成YUV向RGB的颜色空间转换.-This paper introduces the YUV to RGB color space conversion hardware algorithm. Mat
<jjj> 在 2024-11-16 上传 | 大小：3.81mb | 下载：0

[VHDL编程] vhdl

说明：基于PicoBlaze的实时时钟设计。PicoBlaze是Xilinx的8位软核。采用汇编语言编写。-Uart real timer
<扑天雕> 在 2024-11-16 上传 | 大小：3.81mb | 下载：0

[VHDL编程] Prototyping-of-Digital-Systems---Hamblen-a-Furman

说明：Prototyping of Digital Systems - Hamblen & Furman
<digitron> 在 2024-11-16 上传 | 大小：3.82mb | 下载：0

[VHDL编程] dds

说明：the fir filter for digital design synthesizer-the fir filter for digital design synthesizer
<m shyamu> 在 2024-11-16 上传 | 大小：3.82mb | 下载：0

[VHDL编程] TFT-LCD

说明：这是一个介绍tft_lcd显示原理的PPT文件，主要是用verilog语言写出了它的显示过程-This is an introduction to the principles of tft_lcd show PPT file, verilog language write the display process
<李宁> 在 2024-11-16 上传 | 大小：3.82mb | 下载：0

[VHDL编程] digital_clock

说明：FPGA数字时钟，基于verilogHDL-FPGA digital clock, based verilogHDL
<童文飞> 在 2024-11-16 上传 | 大小：3.81mb | 下载：0

[VHDL编程] ex15

说明：vhd数码管测试源码，同时六个数码管控制，显示。-using ALTERA s FPGA design, QUARTUS software development platform.
<G> 在 2024-11-16 上传 | 大小：3.83mb | 下载：0

[VHDL编程] sdram_learn_8bit

说明：fpga 学习资料，老师给的，讲如何实用ram,比较实用-learning information for beginning learners
<李梦> 在 2024-11-16 上传 | 大小：3.81mb | 下载：0

[VHDL编程] 22_sos_system

说明：这个是我从黑金社区上找过来的 是关于sos系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the SOS system design code, we hope to learn useful FPGA
<Gent Liu> 在 2024-11-16 上传 | 大小：3.82mb | 下载：0

[VHDL编程] 实验10 输入捕获实验

说明：输入捕获实验 捕获高电平 低电平 实现定时中断(The input capture experiment captures the high level and low level to achieve timing interrupts)
<新华字典大大 > 在 2024-11-16 上传 | 大小：3.8mb | 下载：0

[VHDL编程] uart

说明：基于verilog的fpga串口通信,rx,tx.两根线(Basend on verilog fpga uart tong xin)
<巴拉望 > 在 2024-11-16 上传 | 大小：3.82mb | 下载：0