资源列表

« 1 2 ... .95 .96 .97 .98 .99 3900.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程modelsim_userguide

说明:仿真软件MODELSIM的用户使用手册,对MODELSIM用户有很大帮助。-MODELSIM simulation software users manuals, MODELSIM users to be of much help.
<liujie> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程DE1_synthesizer

说明:基于DE1开发板的verilog 响应键盘发声的声音合成器-DE1 development board based on the response to the voice synthesizer keyboard sound
<thomas yang> 在 2024-11-16 上传 | 大小:3.71mb | 下载:0

[VHDL编程rd1097_rev01.3

说明:fpga hdmi dvi程序用fpgaserdes完成-the fpga hdmi the dvi program
<daye> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程64FFT(VHDL)

说明:用VHDL语言实现64点的FFT,包含源程序和一篇论文-64-point FFT with VHDL contains the source code and a paper
<> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程IIC_EEPROM

说明:这是FPGA用Verilog写的IIC协议,可以对存储器进行简单的读取。-This is the FPGA using Verilog IIC protocol, you can perform simple memory read.
<胡刚> 在 2024-11-16 上传 | 大小:3.71mb | 下载:0

[VHDL编程flash

说明:fpga nios ii vhdl qsys
<xuwenqing> 在 2024-11-16 上传 | 大小:3.71mb | 下载:0

[VHDL编程nco

说明:利用数字振荡器产生一个正弦波。修改参数可以修正弦波频率幅度相位。-Using the digital oscillator generates a sine wave. Modified sine wave frequency parameters can be modified amplitude and phase.
<henry> 在 2024-11-16 上传 | 大小:3.71mb | 下载:0

[VHDL编程crc

说明:一种另类的crc生成办法,改变了流水先结构而使用并行结构。可拓展思路。-An alternative way to generate crc, changing the water first structure to use parallel structures. To develop ideas.
<wanzhuan> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程special_crcb

说明:一种另类的crc生成办法,改变了流水先结构而使用并行结构。可拓展思路。-An alternative way to generate crc, changing the water first structure to use parallel structures. To develop ideas.
<wanzhuan> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程spwm3

说明:通过0,1序列来产生所需SPWM信号,带死区时间。可通过该SPWM信号通过H桥式电路控制电流形状。-The time required to generate SPWM signals with dead by 0,1 sequence. By H-bridge circuit to control the current through the SPWM signal shape.
<typ> 在 2024-11-16 上传 | 大小:3.72mb | 下载:1

[VHDL编程FIFO_BUFFER

说明:先入先出的缓冲器,可以实现8位的读、写数据操作。-buffer of first-in first-out circuit can ,Realization 8-bit. The number of read and wirte operation is stopped.
<liting> 在 2024-11-16 上传 | 大小:3.72mb | 下载:0

[VHDL编程bubblesort

说明:根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果,含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
<yuanhong95 > 在 2024-11-16 上传 | 大小:3.72mb | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 3900.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org