资源列表
[VHDL编程] OutputCell
说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证<hegs> 在 2024-12-23 上传 | 大小:1kb | 下载:0
[VHDL编程] DIVIDEFREQUCE
说明:使用VHDL语言写的一些奇次和偶次分频源程序,在使用CPLD/FPGA的过程中有一定的参考价值-VHDL language used to write a number of odd and even sub-sub-frequency source, in the use of CPLD/FPGA process has some reference value<王桥国> 在 2024-12-23 上传 | 大小:1kb | 下载:0
[VHDL编程] zhuangtaiji
说明:给出了一个简单明了描述状态机的方法,可以学到怎样用vhdl描述状态机-Gives a simple way to describe the state machine, you can learn how to use VHDL to describe state machines<董文杰> 在 2024-12-23 上传 | 大小:1kb | 下载:0
[VHDL编程] bujidianjikongzhi
说明:为vhdl写的步进电机控制程序。希望对大家有用-VHDL written for stepper motor control program. Hope useful for everyone<毛意亮> 在 2024-12-23 上传 | 大小:1kb | 下载:0
[VHDL编程] Serial_CRC
说明:CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.-CRC checksum method of serial realize, verilog source code, the use of linear feedback shift register method, the realization of simple serial communication pro<徐亮> 在 2024-12-23 上传 | 大小:1kb | 下载:0