[VHDL编程] div2

说明：32位除法器 被除数和除数均为16位整数，16位小数 商为32位整数，16位小数 余数为16位整数，16位小数 Verilog HDL 代码-32 divider dividend and divisor are 16-bit integer, decimal 16 for the 32-bit integer, 16-bit decimal number more than 16 integer, 16-bit dec
<李春阳> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9852

说明：数字频率合成器芯片AD9852 的配置文件，HDL级的Verilog代码-DDS chip AD9852 profile, HDL-level Verilog code
<李春阳> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] cic3s32

说明：一个3阶的32位抽取的cic滤波器的verilog源代码-A 3-bands of the 32 samples CIC filter Verilog source code
<岑楠> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlgenerateofsentencegrammarapplication

说明：vhdl实验 计数器：generate语句的应用-Experimental VHDL Counter: generate statement application
<王天辉> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 3-1

说明：自动卖报机，5分一份，有1，2，5分类型的硬币。verilog状态机-Automatic selling newspaper machine, a 5 minutes, there are 1,2,5 classification type coins. Verilog state machine
<冯杰> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Lcddisplay

说明：Xilinx sparten3E Lcd显示程序-Xilinx sparten3E Lcd display program
<ronghy> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] boxing

说明：信号发生器由波形选择开关控制波形的输出, 分别能输出正弦波、方波和三角波三种波形, 波形的周期为2秒-Signal generator by the waveform selector switch to control the output waveform, respectively, to the output sine wave, square and triangular waveforms in three waves, w
<王军> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 11

说明：VHDL超声波测距源代码,大家看看，发表下意见。-Ultrasonic Ranging VHDL source code, let us look at the views expressed under.
<sheji105> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 2

说明：VHDL基于实验开发板的按键处理与LED显示。-VHDL-based development board of the key experiments to deal with LED display.
<sheji105> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficcontrol

说明：十字路*通控制器,主,支路的交通灯控制,带左拐的信号灯.-Crossroads traffic controllers, the main, the slip road traffic lights control, with the lights left.
<黄健> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] bmul32

说明：用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用-Use VHDL to write a 32-bit parallel multiplier source code, has already been verified, you can directly use
<zh> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] bmul32_test

说明：32位并行乘法器的测试文件，已经经过验证，可以直接使用-32-bit parallel multiplier test paper has been verified, you can directly use
<zh> 在 2024-12-23 上传 | 大小：1kb | 下载：0