[VHDL编程] ds18b20vddl

说明：传感器ds18b20 与 FPGA 通信 实现方式-Sensor DS18B20 way communication with the FPGA
<石平政> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] c4240c

说明：一个通用计数器的VHDL源代码,只要稍做修改，就可以实现各种进制的计数器。-A generic VHDL source code counter, as long as some small modifications, we can realize a variety of M-ary counter.
<litao> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 16latch

说明：16位锁存器，此程序通过quartusII软件调试通过-Latch 16, the procedure adopted quartusII software debugging
<lvliangfei> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。 -Pseudo-random sequence generator algorithm VHDL design of a pseudo-random sequence generator, using the generation polynomi
<文成> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9826.vhd

说明：驱动AD9826的VHDL程序，经测试可以成功驱动-AD9826 driver of VHDL procedures, have been tested successfully drive
<wuchao> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 4_COMP

说明：使用硬件实现,效率较高的乘法器,通过FPGA验证的-The use of hardware implementation, the efficiency of the higher multiplier, through the FPGA verification
<hwg> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ADDER

说明：经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed adder code, and FPGA hardware platform and tested
<hewg> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] COMP

说明：经过精心设计的比较器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed comparator code, and FPGA hardware platform and tested
<hewg> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed divider code, and FPGA hardware platform and tested
<hewg> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] pinlvji.vhd

说明：频率计vhdl程序
<zhangfeng> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] mask.vhd

说明：mask
<zhangfeng> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] adc0809.vhd

说明：adc0809
<zhangfeng> 在 2024-12-23 上传 | 大小：1kb | 下载：0