资源列表
[VHDL编程] cadenceveriloglanguageandsimulationcourse
说明:cadence verilog lanaguage and simulation course<navanee> 在 2025-03-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] seg7_controller
说明:七段译码器循环显示,并打包为IP核,可在其他程序中使用,已调试,可用。-Seven segment display decoder loop, and packaged as IP cores, can be used in other programs have debugging available.<monica> 在 2025-03-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] clcyoneIIIEP3C120
说明:clcyoneIIIEP3C120 开发板 官方原理 很详细的 参考价值很高-clcyoneIIIEP3C120 development board official works very detailed reference value is high<hanyb> 在 2025-03-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] Verilog-hdlFPGA
说明:关于FPGA的提高篇,Verilog HDL语言写的, 包含LCD控制VHDL程序与仿真,AD/DA,MASK,FSK,PSK,正弦波发生器,等等经典程序-Articles on improving the FPGA, Verilog HDL language, and includes LCD control procedures and VHDL simulation, AD/DA, MASK, FSK, PSK, sine wav<chenfeihu> 在 2025-03-06 上传 | 大小:1.13mb | 下载:1
[VHDL编程] IP-coreincluding-VHDL-and-Verilog
说明:芯片设计必须解剖的IP核(包含VHDL和Verilog代码)-The IP core chip design must anatomy (including VHDL and Verilog code)<张磊> 在 2025-03-06 上传 | 大小:1.13mb | 下载:0
[VHDL编程] shift
说明:此源代码的功能是对一个二进制数进行移位操作-failed to translate<kenny.iverson> 在 2025-03-06 上传 | 大小:1.13mb | 下载:0