[VHDL编程] CPU

说明：用Verilog HDL语言写一个简单的处理器CPU。包括IR,Control unit,A,Addsub,G,Counter,8个寄存器。-Verilog HDL language used to write a simple processor CPU. Including IR, Control unit, A, Addsub, G, Counter, 8 registers.
<sunying> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] lesson6_pipelining

说明：Analysis of the MIPS 32-bit, pipelined processor using synthesized VHDL
<tran> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] example_designs_LCD_DC_Rev2

说明：Altera的LCD控制示例源码，很规范-Altera' s LCD control sample source code, it is standard
<唐林> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] PWM

说明：PWM控制技術，已经测试过，可以放心下载应用！-PWM control techniques, have been tested, you can rest assured that download the application!
<qui> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] success01

说明：1、可以分屏显示时、分、秒，可用数码管的小数点“.”代替时、分、秒的分隔符“：”，分屏显示是指由于数码管只有4个，不能同时显示时、分、秒，但可以只显示时、分，或只显示分、秒，通过按键来切换这两种显示方式； 2、可设置时钟的开始时间。设置时，相应的数码管要闪烁，指示当前设置的位置（内容）； 3、具有闹铃功能，可以设定闹铃时间。闹铃时间到，LED闪烁进行指示。 -1, can be split-screen display ho
<凌以封> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] verilog_lecture

说明：Verilog basic useful for verilog beginners.
<ganu> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] Experiment08

说明：实 验 八 是PS2解 码 模 块。 然 而 笔 者 在 设 计 上 ， 对ps2_detect_module.v 添 加 了 PS2_Done_Sig,这个信号无疑是表示了“一次性操作”-Experimental Eighth PS2 decoding module. However, the author designed the ps2_detect_module.v added PS2_Done_Sig, this sign
<吴明美> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] Example2

说明：一个基于FPGA的格雷码转换器的小程序，输入8位格雷码并转换结果。-A gray code converter FPGA-based small program, input 8-bit Gray code and conversion results.
<卢进> 在 2025-01-28 上传 | 大小：1.13mb | 下载：0

[VHDL编程] FPGA_CRC

说明：用Quartus II 13.0 (32-bit)实现并行计算8位数据宽度的CRC16-CCITT循环冗余码，verilog HDL源代码，并有本人手工计算的原理。本程序已经过ModelSim-Altera模拟，仿真波形文件都在本文件内。-Calculated using the Quartus II 13.0 (32-bit) parallel 8-bit data width CRC16-CCITT cyclic redundanc
<yuantielei> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] chuzuchejifeiqi

说明：能够实验出租车计费系统的描述，下载看完之后-Can describe experimental taxi billing system, finish the download
<qianxing> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] factoredcsd

说明：FIR FILTER USING FCSD TECHNIQUE FOR REPRESENTING COEFFICIENT
<neha> 在 2025-01-28 上传 | 大小：1.14mb | 下载：0

[VHDL编程] ccsuemupc条件跳转(1)

说明：设计一个模型机，具体设计要求如下： （1）设计指令系统，要求有取数指令、加法指令、跳转指令、停机指令等 （2）设计指令格式、微指令格式 、微程序 、时序电路 、数据通路，完成cpu的设计。 （3）利用模块化设计，分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等，最后进行系统的顶层设计，完成复杂模型机的设计与实现测试 （4）根据任务，完成主程序的设计，同时把主程序翻译成目标代码，写入主存，仿真下载
<12332122> 在 2025-01-28 上传 | 大小：1.13mb | 下载：0