[VHDL编程] soc_design

说明：一款介绍Soc使用的PDF文档供大家看和实践，还是有一定参考价值的！-A descr iption Soc using PDF documents for everyone to see and practice, there are still some reference value!
<培根> 在 2025-01-30 上传 | 大小：3.07mb | 下载：0

[VHDL编程] multiplexer

说明：几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
<kk> 在 2025-01-30 上传 | 大小：261kb | 下载：0

[VHDL编程] altera_fft

说明：alter官方fft程序 使用verilog编写 需要的同学可以下载-alter the official fft program uses verilog prepared students in need can be downloaded
<廖国杰> 在 2025-01-30 上传 | 大小：966kb | 下载：0

[VHDL编程] EDA

说明：通过MAXPLUS软件做时钟信号发生器，可通过外部的拨码开关进行清零和预置数-Software made by MAXPLUS clock signal generator is available through an external DIP switch and preset number of cleared
<易木> 在 2025-01-30 上传 | 大小：1.35mb | 下载：0

[VHDL编程] 2-10

说明：verilog写的2进制转换10机制代码-source for 2~10 with verilog
<张三山> 在 2025-01-30 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：fifo使用手册，对于用IP core使用非常方便-fifo manual, for use with the IP core is very convenient
<赵维> 在 2025-01-30 上传 | 大小：260kb | 下载：0

[VHDL编程] Code2

说明：可以看一看，内容不多，几个源代码，就是这么多了。-Can take a look at the content more than a few source code, is so much more.
<王小刚> 在 2025-01-30 上传 | 大小：357kb | 下载：0

[VHDL编程] AVerilogHDLTestBenchPrimer

说明：VHDL的验证练习题，对于新手是很好的练习机会-VHDL validation exercises for the novice is a good practice opportunity
<龚鹏鹏> 在 2025-01-30 上传 | 大小：56kb | 下载：0

[VHDL编程] fir

说明：16阶FIR VHDL程序并附带testbench，并有简单流水线设计！-16 Tap FIR vhdl code with testbench and pipelining design
<hongwan> 在 2025-01-30 上传 | 大小：344kb | 下载：0

[VHDL编程] altera_modelsim

说明：modelsim6.0—altera 详细的教程，肯定能教会你，比网上那些好多了，分享给大家-good！
<陈海涛> 在 2025-01-30 上传 | 大小：1.22mb | 下载：0

[VHDL编程] fpgajpeg

说明：fpga实现图像的压缩，适合初学者，很快了解图像压缩和verilog-fpga to achieve image compression, suitable for beginners, will soon understand the image compression and verilog
<ares> 在 2025-01-30 上传 | 大小：113kb | 下载：0

[VHDL编程] i2c

说明：基于wishbone总线的I2C的ip核，可供学习和参考．-I2C Bus-based wishbone of ip core, available for study and reference.
<zhangfukang> 在 2025-01-30 上传 | 大小：225kb | 下载：0