[VHDL编程] C20_SD

说明：FPGA应用如sd卡控制，led控制，vga音频控制-Sd card FPGA applications such as control, led control, vga audio control
<钟灶生> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] DE1_NIOS

说明：Altera DE1的NIOS源程序，非常有参考价值,可直接投入使用-the niosII project of Altera DE1 borad. It can be used directly
<gaoyukun> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] C20_SD

说明：FPGA VHDL写的SD卡驱动程序，仿真已通过-FPGA VHDL write the SD card driver, simulation has passed
<zhouhaibo> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] ps2files

说明：VHDL Interfaces and Example Designs
<Christoffer> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] can_latest.tar

说明：用Verilog写的CAN协议IP核 已经验证可以使用 -CAN protocol written in Verilog IP core has been verified using
<薛鹏举> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] Nios_II_kaifaliucheng

说明：niosII的详细开发流程，从入门到提升均有帮助，可以作为参考资料保存。-The detailed niosII development process, from the approaches to improve all have help, can be used as a reference material storage.
<张凯> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] decoder_3_8

说明：基于verilog的38译码器，八个输出，三个输入-counter based on verilog
<胡万祺> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] vlynq_v1_2_rev1

说明：VLYNQ TI dsp 和 XILINX fpga 接口 内含IP详细代码-VLYNQ TI dsp and XILINX fpga interface。
<anseak> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] can_latest.tar

说明：CAN原代码，通过修改，可以改写成任何通信-CAN original code, by modifying rewrite any communication
<an> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] openverifla_latest.tar

说明：This is an important file source code regarding the uploaded program title.
<paritycheck> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] can_latest.tar

说明：基于Verilog的CAN控制器的IP核，可以参考-The CAN controller IP core based on Verilog
<> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0

[VHDL编程] can_latest.tar

说明：控制器区域网络，也可以是从控制网络协议 博世已发现广泛应用在工业自动化和 汽车行业。 大多数都是可以的专利是由博世虽然有资 是开发一个开源的CAN IP，但任何没有restictions 商业使用博世协议授权是不可缺少的先决条件。 大小约为12k的门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch
<包> 在 2025-01-31 上传 | 大小：1.12mb | 下载：0