[VHDL编程] Project

说明：Arithmatic logic unit
<MohanadY> 在 2025-01-30 上传 | 大小：22kb | 下载：0

[VHDL编程] Projec2

说明：Delay Generator using VHDL
<MohanadY> 在 2025-01-30 上传 | 大小：18kb | 下载：0

[VHDL编程] axi4-checker

说明：ARM公司官方的AXI4总线的SVA检测。带完整说明文档，AXI4，AXI4-Lite，AXI4-Stream协议均已经包含-ARM s official AXI4 bus SVA testing. With complete documentation, AXI4, AXI4-Lite, AXI4-Stream protocol are already included
<Linear> 在 2025-01-30 上传 | 大小：444kb | 下载：0

[VHDL编程] DE2_labs_verilog

说明：This the code writing on verilog-This is the code writing on verilog
<ABC> 在 2025-01-30 上传 | 大小：771kb | 下载：0

[VHDL编程] ColorBar

说明： verilog 视频领域 黑场信号产生-verilog field of video black burst signal is generated
<zhaoyao> 在 2025-01-30 上传 | 大小：1kb | 下载：0

[VHDL编程] axi3-checker

说明：ARM公司官方的AXI3总线的SVA检测。带完整说明文档-ARM s official AXI3 bus SVA testing. With complete documentation
<Linear> 在 2025-01-30 上传 | 大小：458kb | 下载：0

[VHDL编程] jipin

说明：fpga检测输入信号的频率数码管显示可以检测到0HZ-20MHZ的输入频率。包括顶层代码，数码管显示代码，时钟分频代码。-fpga detects the input signal frequency digital display can detect 0HZ-20MHZ input frequency. Including top-level code, digital display code, clock divider cod
<王子> 在 2025-01-30 上传 | 大小：2kb | 下载：0

[VHDL编程] m_xulie

说明：在quaritusII的开发环境下，verilog语言编写的m序列发生器代码，这种算法简短而有效，非常实用。-In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.
<王子> 在 2025-01-30 上传 | 大小：1kb | 下载：0

[VHDL编程] RS232_R_T

说明：基于FPGA的verilog语言的串口通讯的数据接收和发送模块的程序-The data receiving and sending module of FPGA serial communication program based on Verilog language.
<徐砥中> 在 2025-01-30 上传 | 大小：1.34mb | 下载：0

[VHDL编程] fpga-spi-to-uart

说明：FPGA的SPI转多路UART / 485-spi to uart or 485
<123> 在 2025-01-30 上传 | 大小：192kb | 下载：0

[VHDL编程] FIFO

说明：基于FPGA的8位fifo 1s发送10个8位数据，采用的是verilog 编程语言，入门，方便各位学习-Eight fifo based on FPGA 1 s sent 10 8 bits of data, USES is verilog programming language, introduction, convenient for you to learn
<西大楼107> 在 2025-01-30 上传 | 大小：5.11mb | 下载：0

[VHDL编程] verilog_HDL-basic-course

说明：verilog的精简教程，很容易看懂，包括了verilog的基本语法和一些基础例子-streamlining verilog tutorial, very easy to understand, including the basic verilog syntax and some basic examples
<yuan> 在 2025-01-30 上传 | 大小：33kb | 下载：0