[VHDL编程] bk

说明：16位Brent-Kung加法器的verilog代码-the verilog code of the 16 bits of the Brent-Kung s adder
<zxb> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Semaforo

说明：Semaforo VHDL minimizzazione necessaria stati
<Gianmarco> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pcirw

说明：quartusII环境下实现FPGA与PCI9054通信。根据PCI9054规范控制lhold、lholda、ads、blast、lbe、lwr等握手信号的时序，可完成上位机通过PCI总线读写FPGA本地地址空间的功能- Communication between FPGA and PCI9054 in QuartusII IDE.Implementation for the timing of handshake signals
<> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 1221

说明：频率设计，主要用VHDL来实现，是一个完整的课程设计，具有很好的通用性-Frequency design, the main use VHDL to implement, is a complete curriculum design, with good versatility
<shadow> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] LED_V1.0.0

说明：LED控制 灯光渐变控制功能 灯光渐变控制功能-Light gradient control function Light gradient control function
<gh> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shijinzhishumaguangundongxianshi

说明：数电实验作业：十进制计数的数码管滚动显示(VHDL源程序)-Decimal count digital tube scroll (VHDL source)
<张三> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] booth_multiplier

说明：Booth Multiplier Radix-2
<tony> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shunmaguanxianshidianlu

说明：用VHDL语言编写一个八位数码管显示电路，每个数码管的八个段分别连在一起，八个数码管分别由八个选通信号选择。被选通的数码管显示数据，其余关闭-With the VHDL language to write a eight digital tube display circuit, each digital tube eight segments are connected together, the eight digital tube
<陈蕊> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] gen_crc

说明：任意位宽，任意多项式，并行CRC生成verilog代码脚本-CRC verilog gen scr ipt, for any width of data input
<wds> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sram-test

说明：静态RAM 的读写操作 测试文件，很适合初学者和相关工程人员-SRAM test DOC for engineer
<陈凯> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] floating_point_multiplier_verilog

说明：This code has written in verilog and it can multiply two floating point number with IEEE 754 standards and the out put of this code is in IEEE 754 standard.We have to put input in binary and the out put is also in binary
<sajad> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] frac_divider_verilog

说明：This code has written in verilog and it can divide two fraction numbers in fixed point standard .In this code ni shows the number of bits of inputs and no shows the number of bits of output and if we want more precision
<sajad> 在 2024-11-19 上传 | 大小：1kb | 下载：0