资源列表

« 1 2 ... .33 .34 .35 .36 .37 338.39 .40 .41 .42 .43 ... 4311 »

[VHDL编程bin27seg

说明:数码管的verilog的详细描述和解释,很有利于学习。-seven segments
<canyon> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:串口试验的Verilog描述,比较详细的解释,值得初学者学习-UART of Verilog
<canyon> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程tlc5620

说明:模数转换的verilog描述,比较适合于初学者的学习-DA of Verilog
<canyon> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程edmxk1b

说明:产生脉宽和脉停,根据不同档位可以选择不同的脉宽和脉停。占用资源少。已经实际使用-To generate pulse width and pulse stopped, according to the different stalls can choose a different pulse width and pulse stop. Occupy less resources. Have been the actual use of
<恬恬> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程14

说明:it is used in fpga implementation in verilog
<prashant> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程test

说明:I2C读数据,并显示在LED上。现在编译能通过但是仿真不行。求高手指正!-read iic data and displays with LED
<王水> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程pic16f54

说明:通过控制scr来控制交流电的通断,实现智能开关-Through the control to control the SCR ac hige, intelligent switch
<lcq112> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程div

说明:单bit判断输入的数能否被7整除,若能整除,标志位置为1,否则置为0-Can a single bit to judge the number of input is divisible by 7 , if divisible , the flag is 1 , otherwise set to 0
<杀毒风扇皮带> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程NCO-CIC

说明:是CIC滤波器的一部分,是积分部分,可以实现3倍抽取。NCO-Is part of the CIC filter is an integral part, can achieve three times the extract.
<欧熊平> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程111

说明:波形发生器,可产生方波、正弦波、三角波、锯齿波,并且频率可调-Waveform generator, can produce square wave, sine wave, triangle wave, the sawtooth wave, and the frequency adjustable
<zhanlingling> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程232uart0

说明:232uart msp430f449使用的是uart0口-232uart msp430f449used uart0
<常晋> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程vhdl-jishuqi

说明:基于quartus 2的4位二进制计数器-Based on quartus 2 of four binary counter
<liuliuliu> 在 2024-11-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .33 .34 .35 .36 .37 338.39 .40 .41 .42 .43 ... 4311 »

源码中国 www.ymcn.org