[VHDL编程] stop_watch

说明：秒表设计,设计一个秒表计时器，具有全局清零信号和计数使能信号。-Stopwatch design, design a stopwatch timer, has a global reset signal and the count enable signal.
<朱珈娴> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] scrambler-wimax

说明：This package contains synthesizable VHDL codes for scramber/descrambler module for IEEE 802.16 WiMAX PHY layer.
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shenfaqi

说明：設計一個除法器電路，輸入 8 -位元的被除數 A 與除數 B ，輸出為商 Q=A/B及餘數R。-Design a divider circuit, type 8- bit of the dividend A and divisor B, output of business Q = A/B and the remainder R.
<yc> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] qudoudong

说明：多按键去抖动电路VHDL源码，按键个数参数化，每个按键处理调用了上面的模块：-Many buttons to dither circuit VHDL source, the number of key parameter, each key, the call to the treatment of the above modules:
<韩延罡> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] random1

说明：Random binary sequence generator using four flip-flops. It does not require any external input except clock.
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] SIPO-PISO-register

说明：Package contains two VHDL module: one for serial in and parallel out (SIPO) register and other for parallel in and serial out (PISO) register.
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] convol_enc

说明：VHDL code for convolution encoder for wimax PHY layer. This design also has control to add controlled amount of noise in encoded output.
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] clock-divider

说明：VHDL code for clock divider circuit. There are two modules: one output divide by 4 and other outputs divide by 6
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mapper-demapper

说明：Contains two VHDL files: one for mapper and other for demapper. Their design is as per 802.11b standard for WiFi
<zpatel> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] led-8-display

说明：matrax keyboard and led display program C
<tang> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] spartan_LCD

说明：实现了spartan-3E LCD的显示驱动，可以通过LCD观察数据变化-Realize the Spartan-3 E LCD display driver, can pass LCD observation data changes
<乔子良> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] function-of-adder32

说明：这是一个32 bits carry-select-addeer.It s very new.-this is an adder with the function of 32bits adder.
<谌敏飞> 在 2024-11-19 上传 | 大小：1kb | 下载：0