[VHDL编程] adcint

说明：基于FPGA，实现控制ADC0809对模拟信号的采样输出-Based on FPGA, to control the ADC0809 to the analog signal sampling output
<林伟> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shifter

说明：左移门，在vhdl环境下实现左移-Left to move the door
<mr liu> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sine.txt

说明：THIS IS CODE FOR VHDL
<chaitu> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm

说明：fsmatically delete the directory of debug and release, so please do not put files o
<chaitu> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ddc8chou

说明：8倍抽取的DDC模块。verilog写的，调试通过-failed to translate
<许巍> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：数字频率合成器，生成所需频率的正弦波和余弦波-Digital frequency synthesizer to generate the desired frequency sine wave and cosine wave
<郑策> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] miaobiao

说明：这是一个手速测定器，利用单片机的按键、中断与LED六位七段数码管来显示。-This is a hand-speed measuring device, the use of single-chip key, interrupt and six seven-segment LED displays.
<方秋红> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：32位整数阵列除法器，verilog代码编写，性能高效。-32-bit integer array divider, verilog coding, performance and efficient.
<Nick> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] New-folder-(2)

说明：this is avhdl code for fir filter design
<nisha> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] New-folder

说明：this code will help to design fir filter
<nisha> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] rmfilter

说明：用VHDL语言实现由滤波器构成的最佳接收机-VHDL language with the best achieved by the receiver filter
<筱雲> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] async_transmitter

说明：RS232。串行通信接口RS232，verilog -failed to translate
<韩小> 在 2024-11-19 上传 | 大小：1kb | 下载：0