[VHDL编程] Control

说明：实现加法器的控制，利用verilog语言。在modelsim环境先实现。-Realization of adder control, the use of Verilog language. In the Modelsim environment to achieve.
<ganlu1107> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：基于FPGA的IIR滤波器的各模块VHDL程序- such as in science and project technique. Compared with FIR digital filter, IIR digital filter can get high selectivity with low factorial.
<许成> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] state_machine

说明：基于FPGA的 状态机控制步进机代码，实现步进机的运转-Based on the FPGA state machine control stepper machine code
<李> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mlt

说明：基于FPGA 的乘法器 时间两个数相乘，并在数码管显示-Based on the FPGA multiplier time multiplied by the number two, and in digital tube display
<李> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] arithmetic_speed

说明：带进位溢出为零符号位加减法arithmetic单元-verilog arithmetic cell
<MQSDREAM> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] alarm_judge

说明：基于VHDL语言的闹钟音乐模块。改变状态机中的乐谱可以实现不同音乐-music unit based on VHDL. Changing rhymth in state machine in order to play different music.
<Zhang> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Behavioral-Modeling

说明：A Code that illustrates 12 bit switch, 2x1 Mux, 2x4 Decoder in behavioral modeling in Verilog HDL using modelsim IDE
<Asad Abbas> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] haming-code

说明：4to16 decoder with 3to8 decoder verilog code-4to16 decoder with 3to8 decoder verilog code!!
<b> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 1s_delay_1205

说明：在端口PD输出PWM脉冲,可用示波器测量,或者外加一LED灯，可以看到LED脉宽的变化-PD PWM pulse output port can be used oscilloscope or plus an LED light, you can see the LED pulse width changes
<陈华> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 123

说明：基于AT89C51的单片机频率计六位显示程序-Single-chip frequency counter
<姜宇凡> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] honglvdeng

说明：基于LPC2114来实现十字路*通灯的模拟控制-Based on LPC2114 intersection traffic lights to realize the simulation control
<苏影> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 89206238_P1

说明：floating point adder
<rahim> 在 2024-11-19 上传 | 大小：1kb | 下载：0