[VHDL编程] MXIC-SPIFlash-Model

说明：Verilog based simluation model for MXIC SPI Flash.-err
<ronsullivan> 在 2024-11-19 上传 | 大小：76kb | 下载：0

[VHDL编程] xst3_IDE

说明：Access IDE harddisk by Xilinx FPGA Support PIO2-err
<ronsullivan> 在 2024-11-19 上传 | 大小：33kb | 下载：0

[VHDL编程] xapp134_vhdl

说明：The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints at 115 MHZ.-err
<ronsullivan> 在 2024-11-19 上传 | 大小：2.51mb | 下载：0

[VHDL编程] 83007

说明：VHDL设计实例 VHDL设计实例-VHDL Design Example VHDL Design Example
<> 在 2024-11-19 上传 | 大小：40kb | 下载：0

[VHDL编程] Verilog

说明：Verilog语言的基础教程，适合刚开始接触硬件语言的朋友-Verilog Language Essentials for the beginning of the hardware language contact friends
<隋学伟> 在 2024-11-19 上传 | 大小：314kb | 下载：0

[VHDL编程] Altare_VHDL

说明：Altare公司训练新人的练习题下载 希望能够对学习VHDL的朋友有所帮助-Altare train new people to download the exercises would like to learn VHDL friends help
<刘英超> 在 2024-11-19 上传 | 大小：53kb | 下载：0

[VHDL编程] verilog2

说明：verilog语言中 数据类型与逻辑运算关系式-Verilog language data types and logic operation relationship
<隋学伟> 在 2024-11-19 上传 | 大小：205kb | 下载：0

[VHDL编程] 3verilog3

说明：verilog语言中的各种赋值语句的详细解释和用法-Verilog language in a variety of assignment statements detailed explanation and usage
<隋学伟> 在 2024-11-19 上传 | 大小：265kb | 下载：0

[VHDL编程] verilog4

说明：werilog语言中关于 组合逻辑时序逻辑的表达-werilog language on the combinational logic temporal logic expression
<隋学伟> 在 2024-11-19 上传 | 大小：190kb | 下载：0

[VHDL编程] verilog5

说明：verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解-Verilog language testbencch preparation- the use of simulation tools integrated tools- examples of full adder on the
<隋学伟> 在 2024-11-19 上传 | 大小：185kb | 下载：0

[VHDL编程] fip

说明：通过PC104访问内存地址，内存需要进行地址选择，需要通过CPLD做地址逻辑变换。这个就是完成这个功能。实现简单。-Access through the PC104 memory address, memory address the need for choice, need to do address CPLD logic transformation. This is the completion of this function
<周胜> 在 2024-11-19 上传 | 大小：662kb | 下载：0

[VHDL编程] ram_read_write

说明：本程序是为FPGA系统所设计的一个简单的存储和读取数据的小程序，MAXPLUS2编写-This procedure is for the FPGA system design a simple data storage and reading of small procedures, MAXPLUS2 prepared
<> 在 2024-11-19 上传 | 大小：184kb | 下载：0