[VHDL编程] ovm-1[1].0.1.tar

说明：ovm 公开的源代码，用于asic设计验证，但要ncverilog的仿真器一起用-ovm verfication package
<yoarst> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] ENT6

说明：加法计数器的VHDL工程，程序，仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU
<asd> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] C8255

说明：这是ALDEC公司的8255IP core，是用VHDL 语言写的，包括文档和代码-This is a ALDEC the company' s 8255IP core, is written in VHDL language, including the documentation and code
<Zack> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] comp

说明：数值比较器，Verilog实现，带具体实验说明文档。-Numerical comparator, Verilog realization of experiments with specific documentation.
<mypudn0001> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] 8_dv

说明：一个简单的触发器实现，调用的是IP核，比较简单，适合初学-A simple flip-flop implementation, called the IP core, relatively simple, suitable for beginners
<洪依> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] AT89C51PMAX7219pinlvji-

说明：实现的是一个频率计的功能，源代码中分4各模块，各自实现自己的功能 最后综合起来实现频率计的功能-Implementation is a function of frequency meter, the source code of each module carve 4, each of the last to realize their functions together to achieve the function of fre
<龙德勇> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] clock-

说明：ALTERA a clock source code
<reedary> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] acc32bit

说明：本设计为32位数字相位累加器，门级描述的Verilog代码。其中，acc32bit.v为顶层文件，full_add1.v为一位全加器的门级描述模块，flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-leve
<吴亮> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] 3.VGA

说明：FPGA驱动VGA接口显示彩虹条的实验，代码VHDL跟Verilog HDL的都有-FPGA drive VGA interface to display
<liwenwen> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] 16QAM

说明：基于FPGA 16QAM解调verilog代码，-16QAMdemoluator veriliog
<yangwei> 在 2025-02-05 上传 | 大小：738kb | 下载：1

[VHDL编程] CLB.zip

说明：CLB可配置逻辑块功能说明文档，介绍了CLB的结构及使用。,CLB configurable logic block documentation describes the structure and use of the CLB.
<wang qian> 在 2025-02-05 上传 | 大小：737kb | 下载：0

[VHDL编程] led_test

说明：流水灯例程，是FPGA的入手级程序，初步了解FPGA的时序(The water lamp routine is the start procedure of FPGA, and initially understands the timing of FPGA.)
<Agnes001> 在 2025-02-05 上传 | 大小：737kb | 下载：0