[VHDL编程] MSP430C

说明：用FPGA实现JPEG的Verilog源代码-JPEG with the FPGA implementation of the Verilog source code
<杜晓伟> 在 2025-02-05 上传 | 大小：733kb | 下载：0

[VHDL编程] 3_3_mean_diltter(ALU)

说明：3*3均值滤波的VHDL语言实现的工程，对红外图像进行有效的去噪处理。这是其中的ALU模块，专门用来测试其延迟状况的模块。-3* 3 mean filter VHDL language works effectively on the infrared image denoising. This is one of the ALU module, designed to test the status of the module del
<gglight> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] Quartus

说明：本设计是实现基于FPGA的液晶显示模块，采用自顶向下的设计方法，用原理图的形式实现顶层控制。-The design is FPGA-based liquid crystal display module, using top-down design method, to achieve top-level schematic in the form of control.
<zhouxiaomei> 在 2025-02-05 上传 | 大小：733kb | 下载：0

[VHDL编程] sc

说明：密码锁 可以输入密码 并 进行密码比较，三次错误密码即锁定并报警-Lock can be password and the password comparison, the wrong password three times the lock and alarm
<李幸元> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] catapult_cpp_hw_gd

说明：非常好的catapult学习书, catabult 可用于高级综合，由c产生vhdl/verilog.这本为入门指南。-very nice book for catabult study， this is user guide
<> 在 2025-02-05 上传 | 大小：733kb | 下载：0

[VHDL编程] Modelsim-functional-simulation

说明：介绍了Model Technology 公司的Modelsim XE II v5.6e的主要结构、属性设置、Modelsim XE II v5.6e与ISE5.2的软件接口，测试激励文件的建立以及Modelsim仿真分析方法。Altera公司QuartusII3.0仿真器(Simulator) 的主要结构、属性设置以及仿真分析方法。 -Introduced the Model Technology Modelsim XE II v
<zfj> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] dma_ahb

说明：挂靠在AMBA2.0的AHB总线上的DMA装置，用于直接发起数据传输。-Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.
<jiangxingtong> 在 2025-02-05 上传 | 大小：733kb | 下载：0

[VHDL编程] asynchronous-fifo

说明：同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块-Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module
<刘茂茂> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] qiangdaqi

说明：本程序为四路抢答器verlog HDL语言工程实例。-This program is four Responder verlog HDL language engineering examples.
<彭杨> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] AD9957-SPI

说明：内含AD9957的SPI配置程序，输出为单音。目前该程序仅给出三个寄存器的配置，如有需要，简单阅读程序，即可对程序进行修改，本人项目中使用的为该配置程序，能成功输出各种MPSK波形。-The AD9957 contains SPI configuration program, the output is mono. Currently, the program gives only three registers configurati
<61408520> 在 2025-02-05 上传 | 大小：733kb | 下载：1

[VHDL编程] UART_RX

说明：这是借鉴别人的带有FIFO的Verilog代码分享给大家，共同学习-This is learn from others with FIFO Verilog code for everyone to share, learn together
<汪静> 在 2025-02-05 上传 | 大小：732kb | 下载：0

[VHDL编程] 256FFT

说明：256 point FFT Implemention
<Godice > 在 2025-02-05 上传 | 大小：732kb | 下载：0