[VHDL编程] sum

说明：这是一个用VHDL写的简易的CPU的程序，共支持10条指令。使用微指令方式。包括.bit文件。下载到FPGA芯片上成功。注解不小心忘记保存。-This is a simple to use VHDL to write the CPU process, a total of 10 commands support. Way to use microinstruction. Including. Bit file. Downloaded t
<figure_hit> 在 2025-02-05 上传 | 大小：743kb | 下载：0

[VHDL编程] sun1602

说明：能驱动LCD1602的VHDL程序，芯片是ACTEL的Fusion系列-Vhdl LCD1602 for ACTEL
<sun> 在 2025-02-05 上传 | 大小：741kb | 下载：0

[VHDL编程] VGA_PONG

说明：pong game using vhdl code.a simple one.
<Hari> 在 2025-02-05 上传 | 大小：741kb | 下载：0

[VHDL编程] shouhuoji

说明：此机能出售1元、5元、10元。出售哪种商品可由按动相应按键，并同时用数码管显示出此商品的价格； 币的钱数也是有1元、5元、10元三种，但每次只能投入其中的一种币按动相应的一个按键来模拟，并同时用数码管将投币额显示出来； 投币后，按一次确认键，如果投币额不足时则报警，报警时间3秒。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来； 按动确认键3秒后，自动售货
<韩星> 在 2025-02-05 上传 | 大小：742kb | 下载：0

[VHDL编程] FPGA_overview

说明：An overview of FPGAs and FPGA programming Initial experiences at Daresbury
<Lee Yinghui> 在 2025-02-05 上传 | 大小：741kb | 下载：0

[VHDL编程] plljishi

说明：利用脉冲计数产生一个脉宽可调的脉冲，然后作为使能信号送给计数器。测试在具有不同相位时钟下的计数效果，太过设置计数频率，可发现不同相位的时钟计数差别，经验证-Pulse counting to generate a pulse width adjustable pulse, and then as an enabling signal is sent to the counter. Test in a different phase cl
<张朗> 在 2025-02-05 上传 | 大小：741kb | 下载：0

[VHDL编程] PCI-bus-core-working-mechanism

说明：很好地学习资料：PCI总线核心工作机制分析-Learning information: PCI bus core working mechanism
<> 在 2025-02-05 上传 | 大小：742kb | 下载：0

[VHDL编程] 8051-vhdl

说明：向比MC8051，C8051的书写更加工整，更加适合处理设计的学习，并且多一个调试单元，绝对震撼!-To than the MC8051, C8051 write more neatly, more suited to deal with the design of the study, and a debug unit, absolutely shocked!
<xumeng> 在 2025-02-05 上传 | 大小：742kb | 下载：0

[VHDL编程] Practica-1

说明：Counter with preload VHDL
<Alex Lopez> 在 2025-02-05 上传 | 大小：742kb | 下载：0

[VHDL编程] cpld

说明：利用quartus软件对CPLD进行文档建立、软件编程、时序仿真-CPLD using the quartus software for document creation, software programming, timing simulation
<wang huazhen> 在 2025-02-05 上传 | 大小：741kb | 下载：0

[VHDL编程] Exercising-H.264-Video-Compression-IP-Using-Comme

说明：This book describe about Exercising-H.264-Video-Compression-IP-Using-Commer.
<jhojho> 在 2025-02-05 上传 | 大小：742kb | 下载：0

[VHDL编程] Signal-Generator-VHDL-design

说明：信号发生器VHDL设计 波形可选：正弦(sine)，方波(sqr)，锯齿波(jc_de和jc_in两种)，三角波(sanj)和阶梯波(stair)信号模块-Optional waveform signal generator VHDL design: sinusoidal (sine), square wave (sqr), sawtooth (jc_de and jc_in two kinds), triangle wave (s
<> 在 2025-02-05 上传 | 大小：741kb | 下载：0