资源列表
[VHDL编程] DA_TLC5620
说明:用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260<李俭 > 在 2025-02-05 上传 | 大小:744kb | 下载:0
[VHDL编程] TUTORIAL-VHDL
说明:this is a tutorial program in vhdl<edwar> 在 2025-02-05 上传 | 大小:743kb | 下载:0
[VHDL编程] add_sub
说明:this source is adder_substrate verilog source adder and subatrate mix very gooooood!<choijinsol> 在 2025-02-05 上传 | 大小:743kb | 下载:0
[VHDL编程] Alarm-Clock
说明:VHDL开发环境下,编写的可以异步置数闹钟,需下载到特定硬件后,方可实现功能。-VHDL development environment, written asynchronously set the number of alarm clock, need to download to a specific hardware only after the realization of the function.<孙佳婷> 在 2025-02-05 上传 | 大小:743kb | 下载:0
[VHDL编程] universal_shift_register
说明:universal shift register spartan 3e<cel> 在 2025-02-05 上传 | 大小:744kb | 下载:0
[VHDL编程] processor-vhdl
说明:包内有dsp320vc33,dsp6211,dsp6415,dsp6713,hc11_core(附加Verilog代码),p89c51,std8980,zr36060的源码-Dsp320vc33 dsp6211 dsp6415, dsp6713 hc11_core (additional Verilog code), P89C51 std8980 ZR36060 the source package<xumeng> 在 2025-02-05 上传 | 大小:743kb | 下载:0
[VHDL编程] 10_CMOS_OV7725_RGB640480
说明:CMOS_OV7725_RGB640480 驱动源码 verilog语言,编译通过,有需要的拿去用-CMOS_OV7725_RGB640480 source code<张晓光> 在 2025-02-05 上传 | 大小:743kb | 下载:0
[VHDL编程] VHDL_SPISLAVE
说明:spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)<马尔科姚 > 在 2025-02-05 上传 | 大小:743kb | 下载:0