[VHDL编程] pinlvji

说明：本频率计具有测周、测频、测量占空比等基本功能，能自动换档，误差为1%-the frequency meter is measuring weeks, frequency measurement, measuring the ratio of the basic functions can automatically shift error of 1%
<马忠志> 在 2025-02-07 上传 | 大小：639kb | 下载：0

[VHDL编程] VHDL2

说明：VHDL的常见问题分类,相信对大家会有所帮助哦,可以下来看看啦,对初学者有帮助更大哦-VHDL FAQ classification, I believe it would be helpful for everyone Oh, could be down to see you, have greater help for beginners Oh
<liuling> 在 2025-02-07 上传 | 大小：639kb | 下载：0

[VHDL编程] 3

说明：eda技术与vhdl9第二版）的教程，是我们老师自己做的课件，这是第三章。-eda technology and vhdl9 second edition) of the tutorial, our teachers are to do their own courseware, which is the third chapter.
<DARRYL > 在 2025-02-07 上传 | 大小：639kb | 下载：0

[VHDL编程] Clock

说明：多功能时钟，以调试通过，可以直接用，非常适用于FPGA初学者。-Multi-clock, in order to debug through, and can be very useful for beginners in FPGA.
<HarrisHuang> 在 2025-02-07 上传 | 大小：638kb | 下载：1

[VHDL编程] 8051vhdl_ip_core

说明：8051完整ip内核Vhdl源代码程序。-8051 ip core Vhdl complete source code program
<zhouxiao> 在 2025-02-07 上传 | 大小：638kb | 下载：0

[VHDL编程] viterbi

说明：This a code generator for some kinds of viterbi decoders. It can generate the synthesiable verilog HDL codes. These have been verified under simulation. The generator itself is released under GPL license but the Verilog
<Nagendran> 在 2025-02-07 上传 | 大小：639kb | 下载：0

[VHDL编程] wb_conmax_latest.tar

说明：WISHBONE总线的接口实现，采用Verilog完成。能同时连接8个主设备和16个从设备。-WISHBONE bus interface, the use of Verilog to complete. Can simultaneously connect up to 8 masters and 16 slaves.
<陶宇> 在 2025-02-07 上传 | 大小：639kb | 下载：0

[VHDL编程] IICComponent

说明：IIC的vhdl实现，用ISE12.1建的项目，读取eeprom的接口代码-using FPGA to communicate with the EEPROM through IIC connector
<一笑> 在 2025-02-07 上传 | 大小：638kb | 下载：0

[VHDL编程] jtdxt

说明：交通灯系统，有左转灯，译码电路等等，并且已经仿真成功，放心使用。-Traffic light system, there are left turn light, decoding circuit, etc., and have been successful simulation, ease of use.
<xun> 在 2025-02-07 上传 | 大小：638kb | 下载：0

[VHDL编程] ADC_2_SEQ

说明：采集模拟输入，电压动态显示在数码管，已经验证过确实可用，大家可以放心下载-Sampling the analog input voltage dynamic display in the digital tube
<> 在 2025-02-07 上传 | 大小：638kb | 下载：0

[VHDL编程] da900

说明：FPGA控制DA芯片产生周期信号,用于简单测试芯片性能-DA chip FPGA control signal generation period, for the simple test chip performance
<lixing> 在 2025-02-07 上传 | 大小：638kb | 下载：0

[VHDL编程] TIMER

说明：用Verilog语言模拟的数字时钟的功能，时分秒工能都有，适合做毕设，完整工程-Verilog language simulation of the digital clock function, the time of the second division of the work can be, for the completion of the project, complete
<ww> 在 2025-02-07 上传 | 大小：638kb | 下载：0