资源列表
[VHDL编程] adjust_clock
说明:可调时钟,4个按键调整小时,分,秒,verilog语言。包括测试程序-Adjustable clock, verilog language<梁世成> 在 2025-02-06 上传 | 大小:644kb | 下载:0
[VHDL编程] 8frequency
说明:8位数字频率计,利用数字信号发生器产生一定频率正弦波,得到验证。-8 digital frequency meter, proven.<张朗> 在 2025-02-06 上传 | 大小:644kb | 下载:0
[VHDL编程] lcd12864testOK
说明:用verilog hdl实现的12864液晶显示-12864 LCD verilog hdl<王菲> 在 2025-02-06 上传 | 大小:643kb | 下载:0
[VHDL编程] RISC-Verification
说明:reduced instruction set of computer in verilog<Nisha> 在 2025-02-06 上传 | 大小:643kb | 下载:0
[VHDL编程] Vivado入门与提高第2讲DEMO(含源文件)
说明:Vivado入门与提高第2讲DEMO(含源文件),大家参考。(Vivado entry and improve Demo)<了阔天空 > 在 2025-02-06 上传 | 大小:643kb | 下载:0
[VHDL编程] Vivado入门与提高第2讲DEMO(含源文件)
说明:vivado介绍及一些demo讲解,内有源文件(Vivado introduction and some demo explanations)<钢蛋233> 在 2025-02-06 上传 | 大小:643kb | 下载:0