资源列表
[VHDL编程] modelsim_cmd_ref_ug
说明:Mentor Graphics ModelSim Reference Manual Software v6.3g。图形界面Modelsim仿真说明手册,对工具及命令说明非常详细。官方资料-Mentor Graphics ModelSim Reference Manual Software v6.3g. Graphical interface Modelsim simulation instruction manual, instruct<Jasking Wu> 在 2025-02-07 上传 | 大小:643kb | 下载:0
[VHDL编程] vhdl-beginner
说明:很好的VHDL初学者资料,很好的VHDL初学者资料-Good information for beginners VHDL, VHDL good information for beginners<张斌> 在 2025-02-07 上传 | 大小:642kb | 下载:0
[VHDL编程] ISE10.1-introducement
说明:文档介绍了使用ISE10.1进行某种功能的FPGA操作步骤,包括从新建文档、综合、功能仿真、编译实现和插入IP核等步骤,讲解非常详细。-Document ISE10.1 introduces the function of some kind of FPGA procedures, including from new document, comprehensive, function simulation, compile reali<明晓昕> 在 2025-02-07 上传 | 大小:643kb | 下载:0
[VHDL编程] altera_modelsim6.1g
说明:altera_modelsim 6.1仿真时常见问题的总结-altera_modelsim 6.1 Simulation summary of the Frequently Asked Questions<王敬> 在 2025-02-07 上传 | 大小:642kb | 下载:0
[VHDL编程] Linux-on-PowerPC-Porting-Guide
说明:Linux on PowerPC Porting Guide,就是这样-Linux on PowerPC Porting Guide, is like that. . .<文嵩> 在 2025-02-07 上传 | 大小:643kb | 下载:0
[VHDL编程] cpld_ads7844_50M(9-24)
说明:用ads7844采集数据,用cpld做时序控制,通过串口观察和记录采集结果,用verilog编写,通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verificati<王军> 在 2025-02-07 上传 | 大小:642kb | 下载:0
[VHDL编程] chapter_listing
说明:Embedded SoPC Design with Nios II Processor and Verilog Examples<davido > 在 2025-02-07 上传 | 大小:642kb | 下载:0