[VHDL编程] crc16

说明：Crc校验程序，用于HDLC通信里面和其他的crc校验的代码，是crc16的-Crc verification procedures for the inside and other HDLC communication crc check code is the crc16 of the
<网报> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] rcrc16

说明：rcrc16的反校验码，用于接收方的校验，工程上已经实现了，是正确的代码-rcrc16 anti-check codes for the receiver calibration, engineering has been achieved, is the correct code
<网报> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] SMG_DISPLAY

说明：4位一体共阴极数码管显示模块，调用模块，直接显示-SEG display module
<姚纪元> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] jyfp

说明：将输入1kHZ的信号分频为50HZ的分频-1kHZ the input signal frequency is 50HZ crossover device
<jiangshaom> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] pal_vedio

说明：基于FPGA的pal制模拟视频显示程序，verilog Hdl-pal-d vedio display fpga verilog
<wushj> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ts_rate

说明：ISO13818-1 TS包头查找同步算法，同时按照TR101290规范检测同步的各种错误-ISO13818-1 TS header to find synchronization algorithm, while simultaneously detected by TR101290 various error norms
<gc.wu> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] COUNT60

说明：这是一个用VHDL语言编写的60进制秒计数器。欢迎下载。-This is a VHDL language with 60 decimal seconds counter. Welcome to download.
<Wang> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] license

说明：FPGA编译开发工具，软件quarts 许可文件，导入文件即可使用quaters-FPGA compiler development tools, software quarts license file, import file can be used quaters
<王青> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：电子设计自动化软件下的3-8位译码器，触发器的VHDL 代码-Electronic design automation software under the 3-8 bit decoder, triggers the VHDL code
<jun> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] shape

说明：滤波器设计，利用中值法完成的梯形滤波的算法，可用于谱仪的滤波器-filter verilog
<帅秀> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] IPcore_fifo_testbench

说明：我自己写的一个verilog的fifo测试程序，配合xilinx的fifo ip核-I own the fifo write a verilog test procedures, with the fifo ip nuclear xilinx
<张学锋> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] hdl-hw1-brent-kung-adder

说明：BRENT KUNG ADDER 4 bits
<dumbmage> 在 2024-11-17 上传 | 大小：1kb | 下载：0