资源列表
[VHDL编程] Butterfly_lovers_beef
说明:verilog编写的蜂鸣器音乐《梁山伯与祝英台》。系统时钟为50MHz。-Verilog prepared buzzer music Butterfly Lovers . The system clock is 50MHz.<刘宇洋> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] async_fifo
说明:用verilog编写的简单异步fifo。可以给初学者用来学习fifo的初步工作原理。(不能直接使用。)-Verilog prepared by the simple asynchronous fifo. Can be used for beginners to learn fifo the initial working principle. (Can not be used directly.)<刘宇洋> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] pwm_generate_module
说明:verilog编写的,用按键控制PWM波占空比。可以定义死区,用来控制舵机或者led灯的亮暗。-Verilog prepared, with the button to control the PWM wave duty cycle. You can define the dead zone, used to control the steering gear or led lights bright and dark.<刘宇洋> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] ALU_4_operations
说明:unid logic aritmetic- four options<fitnowredribbon> 在 2017-06-02 上传 | 大小:80.05kb | 下载:0
[VHDL编程] USB_GPIF-II
说明:fpga模拟两路视频,简单拼接后,经过GPIF II接口传出给cy2014,测试usb的吞吐量-fpga generate two lane video, and transmit them through GPIF II interface. test cy2014<haoluo> 在 2024-11-17 上传 | 大小:10kb | 下载:0