[VHDL编程] ALL

说明：数字显示当前的小时、分钟、秒； 2、可以预置为12小时计时显示和24小时计时显示； 3、一个调节键，用于调节目标数位的数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数； 4、一个功能键，用于切换不同状态：计时、调时、调分、调秒、调小时制式。 -Figures show that the current hours, minutes, seconds 2, can be preset for
<宋勤> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] chufaqiziliao

说明：除法器资料，做除法器的朋友们不可或缺的好论文啊。-Divider information, so the divider indispensable good friends ah paper.
<jiachen> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] quartus0modelsim0simulation

说明：quartus用modelsim仿真.pdf 内容不错，乘法实用-using modelsim for quartus simulation
<张阳> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] DDSyuanma

说明：DDS波形发生器 (Synplify pro 编译通过)--输出频率 Fout = Fclk*2^M/2^N--分辨率 Fclk/2^N--最大输出频率 Fout = Fclk*50 (理论值,抽样定理)-DDS Waveform Generator (Synplify pro compiler through)- the output frequency Fout = Fclk* 2 ^ M/2 ^ N- Resolution Fcl
<lishaozhe> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] adder16

说明：adder16 16位加法器-adder16
<fanpei> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] qiche.doc

说明：随着经济社会的快速发展越来越多的人拥有了自己的汽车，安全行驶也越来越受到人们的重视，而汽车尾灯正确的闪亮对安全行驶起着不容忽视的作用。-With the rapid economic and social development of more and more people have their own car, safe driving more and more attention has been paid, and taill
<quanguoxiang> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] sm

说明：This example shows how a Sm component is directly coded in VHDL as concurrent statements. The multiplexor is coded as a single "when" statement. "Sm" is mnemonic for subtractor-multiplexor.
<Gopi> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] VHDL

说明：用 VHDL 语 言 设 计 流 水 操 作-Operation with the VHDL language design flow
<xie> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] mul_ser12

说明：本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。-The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.
<Aaran> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] FIR_FPGAlllll

说明：本文运用vhdl语言，研究了对于FIR滤波器（流水线）的实现与改进，欢迎学习-In this paper, vhdl language study for the FIR filter (line) implementation and improvement are welcome to learn
<zhaobinnan> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] clocknumber

说明：最新数字钟，毛刺极少，运行方便快捷，仿真良好-The latest digital clock, very few glitches, convenient operation, good simulation
<yucia> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] FPGA_ad2s82

说明：双通道AD2s82测角系统的FPGA控制器实现-FPGA controller for dual-channel AD2s82 angle measuring system
<> 在 2025-03-05 上传 | 大小：298kb | 下载：0