资源列表
[VHDL编程] digital-clock
说明:该数字钟论文是我用了一周的时间,采用Verilog DHL语言设计, Quratuse8.1仿真通过的文章-This paper is a digital clock I used a week, Verilog by DHL language design, Quratuse8.1 simulation through the article<刘平> 在 2025-03-06 上传 | 大小:296kb | 下载:0
[VHDL编程] Example-b4-1
说明:Altera基本宏功能的产生和实现方法.定制一个双端口RAM,DualPortRAM,Quartus II仿真器中做门级仿真,在ModelSim中对这个工程进行RTL级仿真.-Altera basic macro functionality of the generation and realization. Customize a dual-port RAM, DualPortRAM, Quartus II simulator to<Gorce> 在 2025-03-06 上传 | 大小:296kb | 下载:0
[VHDL编程] carry-ripple
说明:carry ripple adder code (whole project) in vhdl using xilinx tool. VHD file has source code<aaqib> 在 2025-03-06 上传 | 大小:296kb | 下载:0
[VHDL编程] bujindianji
说明:刚刚写的verilog控制步进电机的程序,步进电机是4相8拍的,三个按键控制,分别是正转、反转、复位键。QQ942954258-Just write the verilog stepper motor control program, 4-phase stepper motor is a 8 shot, three button control, respectively, forward, reverse, reset button.<谷向前> 在 2025-03-06 上传 | 大小:296kb | 下载:0
[VHDL编程] verilogsram
说明:深入浅出玩转FPGA一书中实验中的SDRAM读写实验-Fun FPGA simple terms, a book to read and write experimental test of the SDRAM<bob> 在 2025-03-06 上传 | 大小:296kb | 下载:0
[VHDL编程] chufa
说明:描述一个4位除法器,实现,包含源代码,及其其它说明-Describe a 4-bit divider, and includes source code, and other instructions<liuhuacheng> 在 2025-03-06 上传 | 大小:296kb | 下载:0