[VHDL编程] TRAFFICCONTROL

说明：该程序是用一片HDPLD和若干外围电路实现的十字路*通控制器,其中包含顶层图形文件和源文件以及仿真波形-the program is a HDPLD and a number of external circuits to achieve a crossroads traffic controller, these include top graphics files and source documentation and simu
<jipengfei> 在 2025-03-05 上传 | 大小：299kb | 下载：0

[VHDL编程] eda

说明：奇偶分频，使用Verilog HDL编写，能实现奇数，偶数分频-Parity divide
<易念> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] counter

说明：用vhdl语言，在QuartusII下，时序逻辑电路设计（带置位的异步可逆（加1或减1）6进制计数器）-With vhdl language, in QuartusII under sequential logic circuit design (set asynchronous reversible (plus or minus) hexa counter)
<李晶盈> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] bianchuang

说明：用VHDL语言将并行的8位数据换成串行输出-The parallel 8 is the data replaced with the serial output
<baiyouyun> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] sdram_controller

说明：该模块是一个基于FPGA的SDRAM控制器，该模块有两个接口，一个接口是系统接口，一个连接SDRAM的接口。可以适应不同速度和带宽的SDRAM。-This application note describes the design of a FPGA SDRAM controller.The controller has a system interface on one side and a SDRAM controller for
<高军> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] Clock-experiment

说明：数字时钟程序，亲自在实验室做过这个实验，实验成功。-Digital clock program, personally done this experiment in the laboratory, the experiment was a success.
<林> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] EDA-Cont-LED-201006

说明：FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制，FPGA译码-FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder
<云平> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] RTL

说明：verilog编写的关于使用MENTOR的MBISTArchitect进行momery的自测试代码，包含测试算法模型，SRAM,ROM模型-verilog prepared by the use of MBISTArchitect for momery MENTOR self-test code, including test algorithm model, SRAM, ROM model
<> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] lab-1

说明：Lab1 from altera this is basic is getting to you
<quan> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] add

说明：在fpga上实现加法器功能，使用的是vhdl语言-Achieve sum functions on fpga
<李为> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] naozhong

说明：fpga实现的闹钟程序。可以实现闹钟的基本功能。-fpga implementation alarm procedures. You can achieve the basic function alarm clock.
<方珍> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] EEPROM

说明：verilog编写的EEPROM读写操作程序 有流水灯显示-EEPROM write verilog written operating procedures have water lights display
<maowentao> 在 2025-03-05 上传 | 大小：298kb | 下载：0