[VHDL编程] DUC

说明：数字上变频DUC是与数字下变频ddc相对应的工作.目前实现方式主要有:专用芯片,通用DSP和FPGA实现三种.本程序即给出了XILINX公司的Digital Up Converter核心程序(IP CORE)以及响应的使用说明,对于从事雷达,无线通信的工程人员和研究者有很大用处.-DUC is a digital up-conversion and digital down conversion that corresponds to
<周严> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] music

说明：出血FPGA,用VHDL做的音乐盒，请各位大侠指点。-Bleeding FPGA, using VHDL to do a music box, please instruct heroes.
<tianxingjianma> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] colorspaceconversion

说明：用于视频压缩编码中的RGB信号到色差信号变换的VHDL程序，非常实用-For video compression coding of the RGB signal to the color difference signal transform VHDL procedures, very useful
<zs> 在 2025-03-05 上传 | 大小：298kb | 下载：0

[VHDL编程] run_led

说明：Xilinx FPGA, ISE工程文件，Verilog语言实现流水灯，设计了分频器，可精确到点亮时间为一秒，可控制流水灯左右移位方向-Xilinx FPGA, ISE project file, Verilog language water lights, designed divider, accurate to one second light time, you can control the direction of ligh
<zy> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] ShanYu

说明：改程序为删余程序，它可以实现3/4,2/3的删余功能，并且通过QUARTUS II 软件编译。-Change the procedure for puncturing procedure, which can be achieved punctured 3/4, 2/3 of the function, and by QUARTUS II software compiler.
<旭阳> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] shiyan_1

说明：这是一个使用VHDL编写的串行加法器程序，简单易用，是初学者必备-This is a serial prepared using VHDL adder program, easy to use, is essential for beginners
<wzl> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] bpsk

说明：BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave-BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave..
<kalyan> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] Architecture-for-Dataflow-Graphs-with-Feedback.ra

说明：Architecture for Dataflow Graphs with Feedback
<duyphan> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] xapp1082-zynq-eth

说明：PS and PL Ethernet Performance and Jumbo fr a me Support with PL Ethernet in the Zynq-7000 AP SoC 是学习Vivado 入门文档，源自xilinx，权威易懂 -PS and PL Ethernet Performance and Jumbo fr a me Support with PL Ethernet in the Zynq-7
<jiluping> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] AVA6SV2_DIPLED

说明：A project in vhdl that uses 74hc595 to read up to 16 key and write to 4*7seg simultaneously in pure vhdl code.
<mehdi> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] VDMA

说明：zynq7000平台上的vdma应用实例，适用于PL部分到 PS部分的高速图像传输。-vdma example on zynq7000， which is very useful to image communications between PL and PS
<haytress> 在 2025-03-05 上传 | 大小：297kb | 下载：0

[VHDL编程] deng

说明：模60计数器，适应verilog 语言实现，一个小程序，联系制作(A module 60 counter, implemented in the Verilog language)
<wiyucx > 在 2025-03-05 上传 | 大小：297kb | 下载：0