[VHDL编程] pskask

说明：用C语言，实现PSK与ASK的二进制调制-C language, and the realization of PSK modulation binary ASK
<李博宁> 在 2024-11-17 上传 | 大小：90kb | 下载：0

[VHDL编程] pcm(8)

说明：语音编码的VHDL源码,已经调试通过.压缩文件中包括调试过程代码.-speech coding VHDL source code, debugging has been adopted. Compressed files to include debugging code.
<zhangruqi> 在 2024-11-17 上传 | 大小：78kb | 下载：0

[VHDL编程] vhdlvga

说明：Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 语言写的在显示器上显示图案的程序-writes with VHDL Language demonstrates th e design on the monitor program with the source VHDL The language was on
<jerry> 在 2024-11-17 上传 | 大小：89kb | 下载：0

[VHDL编程] Uart2

说明：uart的VHDL源代码，包括intface.VHD UART_RX_TAB.VHD UART_INT_TB.VHD等-uart VHDL source code, including intface.VHD UART_RX_TAB.VHD UART_INT_TB. Volume etc.
<罗辉> 在 2024-11-17 上传 | 大小：42kb | 下载：0

[VHDL编程] bujindianjiVHDL

说明：
<罗辉> 在 2024-11-17 上传 | 大小：5kb | 下载：0

[VHDL编程] sampleVHDL

说明：采样等精度测量的VHDL程序．．在xilinx ISE 8.1上验证通过-sampling and other precision measurement of VHDL program. . In xilinx ISE tested through 8.1.
<罗辉> 在 2024-11-17 上传 | 大小：120kb | 下载：0

[VHDL编程] vhdl_clock

说明：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and
<赵海东> 在 2024-11-17 上传 | 大小：317kb | 下载：0

[VHDL编程] vhdl_traffic

说明：模拟交通灯实验 模拟路口的红黄绿交通灯的变化过程，用LED 灯表示交通灯，并在数码管上显示当 前状态剩余时间。-simulation experiment simulated traffic lights junction of red, yellow, and green traffic lights to the process of change, said LED lights for traffic lights, a
<赵海东> 在 2024-11-17 上传 | 大小：195kb | 下载：0

[VHDL编程] vhdl_i2c

说明：7． IIC 接口EEPROM 存取实验 按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-7. IIC EEPROM Access Interface Development Board experimental pressed a button keyboard CPLD
<赵海东> 在 2024-11-17 上传 | 大小：410kb | 下载：0

[VHDL编程] vhdl_dial

说明：拨码开关实验 拨码开关8 位0 1 状态在8 位7 段数码管相应位上显示0 或1。-dial-switch dial-switching experiment 8 0 1 state in seven of the eight corresponding digital control-show or a 0.
<赵海东> 在 2024-11-17 上传 | 大小：158kb | 下载：0

[VHDL编程] New-folder

说明：i have attached area efficient and low power carry select adder and with code
<bhuvaneshwari> 在 2024-11-17 上传 | 大小：197kb | 下载：0

[VHDL编程] image-new

说明：this coding is very effectively used for the image compression technique in vhdl
<bhuvaneshwari> 在 2024-11-17 上传 | 大小：608kb | 下载：0