资源列表

« 1 2 ... .61 .62 .63 .64 .65 2466.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程SOPC_Builder_Memory_Subsystem_Development_Walkthro

说明:SOPC Builder 嵌入式系统设计中存储器配置手册-SOPC Builder design of embedded systems memory configurations Handbook
<xinmuwang> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程4X4key_scan

说明:基于FPGA的4x4键盘扫描程序,采用VHDL语言进行编写-FPGA-based 4x4 keyp scanner, using VHDL language to prepare
<555> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程FPGA_LUT

说明:基于FPGA的大规模查找表设计与实现,对大规模查找表设计有一定帮助-Large-scale look-up table-based FPGA design and implementation of large-scale look-up table design will help
<jh> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程polyphase

说明:The current portion of the collaboration has involved the feasibilty and implementation of a Polyphase Filter bank using various FPGAs and hardware architectures
<vadik> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程LCD12864

说明:LCD12864 VHDL源程序序 一个适合初学者的程序-LCD12864 VHDL source code sequence of a program for beginners
<ping> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程ALU

说明:David pattern 的ALU模型编码-David pattern in the ALU model code
<aguang> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程full_adder

说明:用verilog在半加器的基础上实现了全加器,方法简单巧妙,对于FPGA入门学习很有帮助-In the half adder using verilog on the basis of a full adder, simple and clever, very helpful for the FPGA Starter
<孙超> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程CLOCK

说明:VHDL的电子闹钟源码。适合初学者,因为我也是初学者。囧-VHDL source code of electronic alarm clock. For beginners, because I am also beginner.囧
<张牛> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程bo-xing-fa-sheng-qi

说明:这个源码是基于8051F410单片机的PWM波形发生器,程序使用中断方式,大大节省了单片机资源-This source is based on 8051F410 microcontroller PWM waveform generator, the program uses interrupt, saving the microcontroller resources
<华子> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程DE2_Default

说明:基于altera公司EP2C35672C6的DE2板子的光盘中的自带文件。-Based on the DE2 board altera company EP2C35672C6 CD in its own file.
<毛孩子> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程exp1.8_Dflipflop

说明:用VHDL及verylog语言设计一个D触发器,可以在Quartus II中仿真-Language Design with VHDL and verylog a D flip-flop, the Quartus II simulation in
<davidye> 在 2025-03-11 上传 | 大小:267kb | 下载:0

[VHDL编程IIR

说明:急于IIR的多相滤波器设计,很好的诠释了多相滤波器在信道模型中的应用-The eager IIR polyphase filter design, interpretation of the polyphase filter in the channel model
<闫城> 在 2025-03-11 上传 | 大小:267kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 2466.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org