[VHDL编程] Convolutional encoding and Viterbi decoding with k

说明：卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2 -convolutional coding and Viterbi decoding when K 7:00 for reference convolutional encoding and Viterbi decoding with k 1 2 7 rate
<周小川> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] VGA

说明：用1K30DE FPGA写的程序，希望对初学者有帮助-1K30DE FPGA with written procedures, and they hope to have help for beginners
<朱飞云> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] vga_timing

说明：此乃VGA驱动的详细源码，并配有PLL。使用Quartus II 开发。-This is a detailed source VGA driver with a PLL. Use Quartus II development.
<荣俊齐> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] mini-uart

说明：Verilog实现mini-uart，代码经过FPEG验证，含文档及流程图。-Verilog implementation mini-uart, code FPEG After verification, including documentation and flow chart.
<serein> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] UART

说明：自己实用Verilog编写的UART程序，1位开始位，8位数据位，1位停止位，本测试程序配置完管脚后，实用串口大师发送数据，则返回数据为发送数据+1-Verilog prepared their own UART practical procedures to start a bit, 8 data bits, 1 stop bit, the test procedure End pin configuration, the utili
<张键> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] FPGA_NEW_APPROACH_TO_IMPLEMENT_CHAOTIC_GENERATOR.

说明：In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this
<gsbnd> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] vietex4overview

说明：VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况-VIRTEX4 overview
<xj> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] cml

说明：基于Verilog的数字基带通信系统 3. 项目描述：本系统为通信原理课程设计课题之一，用Verilog语言编写数字基带通信系统的应用程序，完成P=31的m序列的生成，并进行HDB3编码传输，在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics C
<chengmengli> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] burstpage

说明：SDRAM控制器在FPGA实现源代码，能实现burst传输-SDRAM controller in FPGA realization of the source code, can achieve burst transfer
<弘历> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] verilogclk

说明：Verilog HDL语言编写的多功能数字钟.-Verilog HDL language multi-function digital clock.
<陈涵> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] bcdseg7

说明：bcd码的七段数码管显示vhdl程序 bcd码的七段数码管显示vhdl程序-bcd-yard seven-segment LED display vhdl program bcd-yard seven-segment LED display vhdl program
<deyi> 在 2025-03-14 上传 | 大小：248kb | 下载：0

[VHDL编程] verilog_std_div

说明：Verilog HDL语言实现任意整数分频.只需调节分频数和分频位宽即可。-Verilog HDL language to any integer divider. Simply adjust the number and frequency can be frequency division-bit wide.
<zhouming> 在 2025-03-14 上传 | 大小：248kb | 下载：0