[VHDL编程] bakema

说明：巴克码发生器的VHDL程序，巴克码主要用于通信系统中的帧同步，便于与随机的数字详细相区别，易于识别。-Barker Code Generator VHDL program, Barker Code is mainly used for fr a me synchronization in communication systems, and the random number to facilitate more differentia
<andy> 在 2025-03-13 上传 | 大小：334kb | 下载：0

[VHDL编程] fft

说明：用VHDL语言实现的FFT算法具有很好的可移植性,可以重复使用，大大提高设计效率。-VHDL language with the FFT algorithm has good portability and can be reused, greatly improving design efficiency.
<李勇> 在 2025-03-13 上传 | 大小：112kb | 下载：0

[VHDL编程] counter_SEG7

说明：本程序是关于检测数码管与按键的verilog程序，在开发板上已运行成功-This program is about the detection of digital control with buttons verilog program has been running successfully in the development board
<king> 在 2025-03-13 上传 | 大小：3mb | 下载：0

[VHDL编程] NIIOS--SOPC

说明：该文件是主要讲授NIOSII和SOPC的相关设计原理和应用的文档，包括很多典型的设计-This file is the main teaching NIOSII and SOPC design principles and application of the relevant documents, including many typical design
<king> 在 2025-03-13 上传 | 大小：3.24mb | 下载：0

[VHDL编程] qirenbiaojueqi

说明：七人表决器，模拟评委表决，选择或者淘汰选手，大家可以看一下，能看懂的话可以修改人数哦。-Seven voting machines, analog judges vote choice or out of players, we can look at, to understand, then you can modify the number of oh.
<andy> 在 2025-03-13 上传 | 大小：268kb | 下载：0

[VHDL编程] DDFS

说明：本文档主要介绍了基于DE2和FPGA的DDFS设计，用的是altera的cyclone系列FPGA-This document describes the FPGA-based DDFS DE2 and design of the cyclone using a series of altera FPGA
<king> 在 2025-03-13 上传 | 大小：316kb | 下载：0

[VHDL编程] shape

说明：滤波器设计，利用中值法完成的梯形滤波的算法，可用于谱仪的滤波器-filter verilog
<帅秀> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] counter24

说明：在数码管上实现24进制计数，当计数达到23时下一次再来脉冲，计数器归零，同时进位端置一-It is a counter base-24
<杨洋> 在 2025-03-13 上传 | 大小：3kb | 下载：0

[VHDL编程] trafficlight

说明：基于VHDL硬件描述语言的数字交通灯控制器的设计与实现-VHDL hardware descr iption language based on the number of traffic light controller design and implementation
<林雨雄> 在 2025-03-13 上传 | 大小：3.07mb | 下载：0

[VHDL编程] verilog

说明：数字信号的处理，是用FPGA开发板实现的，可供做数字滤波器的提供参考-Digital signal processing is implemented with FPGA development board available for reference to do the digital filter
<帅秀> 在 2025-03-13 上传 | 大小：339kb | 下载：0

[VHDL编程] ProjetTentavive2

说明：Code (uncomplete) for a project I have, where I have to implement different processes in a Spartan3E card,in order to measure distance using ultrasonic emitters/receptors.
<botkgb> 在 2025-03-13 上传 | 大小：415kb | 下载：0

[VHDL编程] IPcore_fifo_testbench

说明：我自己写的一个verilog的fifo测试程序，配合xilinx的fifo ip核-I own the fifo write a verilog test procedures, with the fifo ip nuclear xilinx
<张学锋> 在 2025-03-13 上传 | 大小：1kb | 下载：0