资源列表
[VHDL编程] MCU_V_PWM_16bit
说明:单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。-Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.<zhouming> 在 2025-03-14 上传 | 大小:249kb | 下载:0
[VHDL编程] anjianshumaguan
说明:按键与数码管显示 采用verilog语言编译 可在quarter ii编译 所有文件都包含了-Buttons and digital display with verilog language compiler can be compiled in the quarter ii files contain all<王冠> 在 2025-03-14 上传 | 大小:249kb | 下载:0
[VHDL编程] verilog-Division-calculation
说明:verilog Division calculation verilog 除法计算方法-verilog Division calculation<liu> 在 2025-03-14 上传 | 大小:249kb | 下载:0
[VHDL编程] CPLD--fpga
说明:VHDL高级应用技巧 设和深入学习VHDL者-Senior VHDL application skills and in-depth study and VHDL are based<qzl001> 在 2025-03-14 上传 | 大小:249kb | 下载:0
[VHDL编程] shizizhong
说明:利用QuartusII7.0、MATLAB以及SmartSOPC实验系统进行多功能数字钟的设计是本次试验的主要内容。该数字中需包含的功能主要有:分频、校时校分、清零、动态显示、整点报时、闹钟闹铃、秒表以及24小时制和12小时制的转换等。-QuartusII7.0, MATLAB, and SmartSOPC experimental system for the design of multi-function digital cloc<shimaomao> 在 2025-03-14 上传 | 大小:249kb | 下载:0
[VHDL编程] CAN_jiedian
说明:都是介绍CAN总线的资料,费了好大劲搞到的,很不错,大家可以分享下-CAN bus data are introduced, and with great enthusiasm got, very good, we can share with<peter> 在 2025-03-14 上传 | 大小:249kb | 下载:0