[VHDL编程] count10

说明：在quartus环境下，开发的一个10位的计数器，性能可靠，可用作初学者的学习-Quartus environment in the development of a 10-bit counter, reliable performance, can be used for beginners to learn
<jim> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] Commonly-used--source

说明：常用算法程序集（C％％乙乙介绍）来源 用fpga实现-Commonly used algorithm assembly (C B B descr iption) sources to achieve with fpga
<> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] tri_states

说明：用Verilog语言写一个三态缓冲器，必须使两个使能端都有效，才能允许器件的三态输出有效。已编译通过。-Using the language of Verilog to make a tri-states machine.
<sunying> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] ASKcode

说明：ASK编码器与译码器, ASK编码器与译码器 -Encoder and decoder ASK, ASK encoder and decoder, ASK ASK encoder and decoder encoder and decoder
<sdj> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] ASK_FSK_PSK_modulation

说明：VHDL code for communication modulation.v
<hr> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] video_capture_rev_1_1

说明：ADV7183 board controller i2c vhdl
<Marco> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] adder4_head

说明：4位二进制并行加法器。现在普遍使用的并行加法器是超前进位加法器，在几个全加器的基础上增加了一个超前进位形成逻辑，以减少由于逐步进位信号的传递所造成的时延。-Four binary parallel adder. Now commonly used parallel adder is advanced in several adder, carries on the basis of QuanJia device adds an adva
<张凯> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] New-Microsoft-Office-Word-Document

说明：VHDL EDGE DETECTION SYNOPSIS
<aadi> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] how-to-write-testbench

说明：如何写好testbench,针对verilog语言-how to write testbench，aimed to verilog
<郭良谦> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] cadence-book

说明：软件cadence 中VHDL和Verilog教程，内容详细-Software of cadence VHDL and Verilog tutorial, detailed content
<geng> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] Verilog_HDL

说明：基于VHDL环境的数字是种设计，仿真，还有源程序代码，等强大的设计-Based on the number of VHDL environment is a kind of design, simulation, source code, and other powerful design
<xiaoqiangqq> 在 2025-03-13 上传 | 大小：246kb | 下载：0

[VHDL编程] shudian_xyj

说明：智能洗衣机控制用vhdl语言编写，实现简单，功能齐全-washing machine
<lisijiang> 在 2025-03-13 上传 | 大小：246kb | 下载：0