资源列表

« 1 2 ... .40 .41 .42 .43 .44 2345.46 .47 .48 .49 .50 ... 4311 »

[VHDL编程generator.new

说明:AVR DDS Generator. It designed for AtMega16 or similar. It can generate Sinus, Saw, Square and triangle.
<Martin Valensky> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程uart_fpga4fun

说明:rs232通信代码,在自己的xilinx开发板上已验证通过-rs232 code with verilog has been verified
<许磊> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程mangxinhao

说明:关于盲信号的一片很好的文章,可供初入门的同学参考。-blind signal
<by> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程LCD

说明:用VHDL语言在W90P710下编写LCD程序。在LCD上显示图片,汉字等内容。-VHDL language written in W90P710 LCD program. Pictures, such as Chinese characters displayed on the LCD.
<dxk> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程demapper

说明:wimax协议的解映射部分的实验,可以实现ask、bpsk、16qam、64qam四种调制方式,用查表的方式实现!-wimax protocol demapping part of the experiment can ask, BPSK, 16qam, 64qam four kinds of modulation, using a look-up table!
<master> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程zobrazenie_16_bit_cisla_paralel

说明:16 bit switch input view in hexa format on 7seg display
<vylo> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程digitalclock

说明:digital alarm clock on lcd- written in verilog to program fpga or cpld
<mary> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程m-sequence_gen

说明:m序列生成verilog代码,经过仿真测试,绝对可用,带仿真说明-M sequence generated Verilog code, after the simulation test, absolutely available, with the simulation
<zyy> 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程UART

说明:自己总结的UART的设计及分析,已在实际工程中应用到,并且带有源代码和仿真代码,总结的文档,非常有用。(My summary of the design and analysis of UART, has been applied in practical engineering, and with source code and simulation code, summary of the document, very useful
<何河 > 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程pll_test

说明:描述了利用spartan6系列FPGA,实现PLL锁相环的功能代码(Describes the use of spartan6 series FPGA, PLL PLL to achieve the functional code)
<cy白菜 > 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程snake

说明:Gradient Vector Flow (GVF) snake is one kind of active contours - curves that can move within images to find the boundaries of objects. 3D active contours are also known as deformable models. GVF snake begins with calcul
<jeffsantana > 在 2025-03-16 上传 | 大小:227kb | 下载:0

[VHDL编程uart_test

说明:关于uart的串口通信代码 亲测可用 可供学习使用(Serial communication on the UART code, pro test can be used for learning to use)
<AYEA > 在 2025-03-16 上传 | 大小:227kb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 2345.46 .47 .48 .49 .50 ... 4311 »

源码中国 www.ymcn.org