资源列表

« 1 2 ... .37 .38 .39 .40 .41 2342.43 .44 .45 .46 .47 ... 4311 »

[VHDL编程TLC5510-VHDL-controller

说明:TLC5510的控制与仿真源代码,是初学者的良好参考-TLC5510 control and simulation source code, is a good reference for beginners
<guofeng> 在 2025-03-16 上传 | 大小:3kb | 下载:0

[VHDL编程DAC0832-programmer

说明:DAC0832的接口电路程序,简单的开发实例-DAC0832' s interface circuit program, the development of a simple example
<guofeng> 在 2025-03-16 上传 | 大小:3kb | 下载:0

[VHDL编程TLC7524-programmer

说明:TLC7524接口电路和控制程序,请初学者参考-TLC7524 interface circuit and control procedures, please refer to beginners
<guofeng> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程Verilog-HDL

说明:本文档提供了非常完整的Verilog HDL语言代码源程序,希望大家多多借鉴,我们一起进步,谢谢!-This document provides very complete Verilog HDL language code source program, hope everybody many reference, we together with progress, thank you!!!!!
<王萌> 在 2025-03-16 上传 | 大小:31kb | 下载:0

[VHDL编程vhdl-implementation-of-huffman-algorithm

说明:VHDL implementation of HUFFMAN algorithm
<anu> 在 2025-03-16 上传 | 大小:5kb | 下载:0

[VHDL编程sale-machine-

说明:一个FPGA的自动售货机程序,状态机部分很详细,值得参考-A vending machine program the FPGA, the state machine part of the very detailed and valuable reference
<边辰> 在 2025-03-16 上传 | 大小:9kb | 下载:0

[VHDL编程tems

说明:基于FPGA的高速声信号采集存储系统FPGA-based high-speed acoustic signal acquisition and storage systems-FPGA-based high-speed acoustic signal acquisition and storage systems
<qq> 在 2025-03-16 上传 | 大小:519kb | 下载:0

[VHDL编程Multirate-Filter-FPGAs-Using-MATLAB

说明:fpga无线通信多率滤波器设计-fpga design about multi-rate filter about wireless communication
<hut> 在 2025-03-16 上传 | 大小:184kb | 下载:0

[VHDL编程I2C_register

说明:ov7670的寄存器赋初值文件,用verilogHDL编写,设定为rgb格式,640*480大小。-ov7670 register initial value file, with verilogHDL write, set to rgb format, 640* 480 size.
<> 在 2025-03-16 上传 | 大小:3kb | 下载:0

[VHDL编程water

说明:一个verilog编写的流水灯例程,包含整个工程及下载文件-Written in a light water verilog routines, including the entire project and download the file
<> 在 2025-03-16 上传 | 大小:156kb | 下载:0

[VHDL编程VGA_Controller

说明:vga的行场信号驱动,由verilog编写,需提供25M的时钟驱动,为640*480的大小。-vga signal field lines driven by the verilog writing, must provide the 25M clock drive, the size of 640* 480.
<> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程advanced_fpga_qinghua

说明:FPGA设计高级进阶(清华大学电子工程系)-Advance FPGA design
<liyy> 在 2025-03-16 上传 | 大小:1mb | 下载:0
« 1 2 ... .37 .38 .39 .40 .41 2342.43 .44 .45 .46 .47 ... 4311 »

源码中国 www.ymcn.org