[VHDL编程] dac

说明：用verilog实现TLC5620——dac转换实验，转换0-255数字量，送数码管显示-The TLC5620- dac conversion experiments, convert 0-255 digital, send digital display with verilog
<蒋亮> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Lab-Codes-UpdatedOn06October2012

说明：VHDL教学代码（spartan 3E系列）-The VHDL teaching code (spartan 3E series)
<许天琪> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] 53147HDLC

说明：hdlc协议的相关程序，用verilog语言编写，供大家交流学习- hdlc protocol procedures using Verilog language for the exchange of learning
<zql> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] div_any

说明：任意整数N分频器的verilog代码，N需要代码中进行设置-Any integer N divider verilog code N need to code set
<拉绍德封> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] VGA

说明：VHDL语言实现VGA的显示彩条横条九宫格的功能。-VGA display color of the VHDL language bar Jiugongge function.
<zzh> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] debouncer_vhdl

说明：debouncer in vhdl with clock devider parameter and number of inputs
<Andrey> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] eda_shiyanbaogao

说明：eda实验报告，包括全加器、四选一数据选择器、交通灯。-eda lab reports, including full-adder, four elected a data selector, traffic lights.
<安琪> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Verilog

说明：virtex-5 库声明代码 verilog版本 包含完整的原语实例化代码-virtex-5 library declaration code verilog version contains the complete primitive instantiation code
<陈昊昌> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Middlefilter

说明：基于FPGA的中指滤波器，使用verilog语言实现，仿真结果正常。-FPGA-based middle filter using verilog language, simulation results properly.
<luotian> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Local_barker

说明：巴克码发生器Verilog程序，用于数据传输的帧同步-Verilog program Barker code generator, a fr a me synchronization for data transmission
<Hunter> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] haming

说明：基于VHDL的FPGA通信工程汉明编码方式的实现，并且有图形表示法生成的源程序-VHDL for FPGA realization Communication Engineering 程汉明 based coding, and generate a graphical representation of the source
<beyondall_zhao> 在 2025-03-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Privite_rom_32_20160519

说明：xilinxＦＰＧＡROM32*1原语的使用，vivado工程，含有仿真测试文件Testbench,添加地址寄存器，能够按址寻找你所存储的数据，仿真一目了然，对初学者甚好,verilog语言实现该功能。-xilinxFPGAROM32* 1 primitive use, vivado engineering, simulation test file containing Testbench, add an address regist
<贾俊超> 在 2025-03-21 上传 | 大小：68kb | 下载：0