[VHDL编程] chapter4

说明：Verilog HDL的通信系統源代码范例
<吳郭魚> 在 2025-03-21 上传 | 大小：6kb | 下载：0

[VHDL编程] chapter5

说明：Verilog HDL的通信系統-Verilog HDL的通信系統
<吳郭魚> 在 2025-03-21 上传 | 大小：5kb | 下载：0

[VHDL编程] chapter6

说明：數位調製與解調系統設計 -數位調製與解調系統設計
<吳郭魚> 在 2025-03-21 上传 | 大小：5kb | 下载：0

[VHDL编程] chapter7

说明：RS編解碼系統設計 -RS編解碼系統設計
<吳郭魚> 在 2025-03-21 上传 | 大小：10kb | 下载：0

[VHDL编程] verilog

说明：verilog code for the decription of the fsm of the controller
<s> 在 2025-03-21 上传 | 大小：7kb | 下载：0

[VHDL编程] cnt8bc

说明：8位加减带异步复位计数器，使用双向输入管脚- Design an 8-bit up and down synchronous counter in VHDL with the following features: The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered. T
<fjmwu> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：先进先出存储器A 511x8 FIFO with Common Read/Write Clock 带读写时钟-A 511x8 FIFO with Common Read/Write Clock
<fjmwu> 在 2025-03-21 上传 | 大小：2kb | 下载：0

[VHDL编程] FSMwithOutputsDecode

说明：有限状态机FSM with Outputs Decoded in Parallel Output Register-FSM with Outputs Decoded in Parallel Output Register
<fjmwu> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] FSMwithOutputsEncodedwithinStateBits

说明：FSM有限状态机FSM with Outputs Encoded within State Bits-FSM with Outputs Encoded within State Bits
<fjmwu> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] HighSpeedFIFOsInSpartan-IIFPGAs

说明：This application note describes how to build high-speed FIFOs using the Block SelectRAM+ memory in the Spartan™ -II FPGAs. Verilog and VHDL code is available for the design. The design is for a 512x8 FIFO, but e
<fjmwu> 在 2025-03-21 上传 | 大小：30kb | 下载：0

[VHDL编程] fifo

说明：fpga中fifo的基本原理介绍了fifo的基本原理以及对fifo实现方法的阐述。-The basic principle in fpga fifo fifo introduced the basic principles and methods of implementation described fifo.
<何敬武> 在 2025-03-21 上传 | 大小：515kb | 下载：0

[VHDL编程] h264_2008

说明：编解码的算法优化研究及FPGA的硬件实现-encoder fpga
<全明> 在 2025-03-21 上传 | 大小：3.01mb | 下载：0