资源列表

« 1 2 ... .38 .39 .40 .41 .42 1743.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程aes_core.tar

说明:AES的Verilog实现,用于加密的算法硬件实现!-AES realize the Verilog for hardware implementation of encryption algorithms!
<刘志刚> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程ETHERNET

说明:具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述-With GMII interface and feature ARP protocol Gigabit Ethernet controller. After Xilinx SPATAN-III FPGA verification, Verilog descr iption
<winwalk> 在 2025-03-20 上传 | 大小:68kb | 下载:1

[VHDL编程SDRAM

说明:基于FPGA的SDRAM控制器的设计和实现,还比较好勒.-FPGA-based SDRAM controller design and realization, but also better le.
<rubyshirial> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程qicheweideng

说明:VHDL语言编写一个汽车尾灯显示的程序,在maxplusII平台下运行,可以下载到芯片在实验箱上可以看到不同情况下汽车尾灯的不同显示-VHDL language to display a car taillights procedures maxplusII platform running, you can download to the chip in the experimental box can be seen under d
<李磊> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程UP3_CLOCK

说明:采用vhdl语言编写的UP3开发板电子钟程序。在quartus中编译完成。-Using VHDL language UP3 development board electronic bell procedures. Compiled in the Quartus completed.
<小毛头> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程VHDL_CCD

说明:用VHDL语言实现的图像传感器TCD132D的时序驱动代码,时序精准!-VHDL language with the image sensor TCD132D realize the timing-driven code, timing accurate!
<曾娟丽> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程4x4KEY

说明:首先将下载板插到主板上面. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能测试4×4键盘按键;具体的键值通过板上的数码管来显示。按下K1就显示1,K2就显示2.用户可以试试. 3。具体设计参考代码。-First, download the board into the motherboard above .1. Source file stored in the src director
<Jak> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程i2c

说明:基于EPM1270的EProm at24c02 驱动-Based on the EPM1270
<cx> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程qicheweideng

说明:一个汽车尾灯的控制的程序,eda课程设计必备 可以控制左转右转等功能-A car taillight control procedures, eda required curriculum design and other functions can be controlled左转右转
<马君> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程AVR_Core

说明:AVR_Core IP CORE .VERY GOOD AS A STUDY FILE-AVR_Core IP CORE. VERY GOOD AS A STUDY FILE
<lijun> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程23333333345453

说明:PLD内部锁相环,解决方案,方法介绍,设计思想.-PLD internal phase-locked loop, solutions, methods, the design idea.
<张大明> 在 2025-03-20 上传 | 大小:68kb | 下载:0

[VHDL编程646346666

说明:一种基于移位寄存器的CAM的VHDL实现,提供下载.-A shift register based on the CAM of VHDL, providing download.
<张大明> 在 2025-03-20 上传 | 大小:68kb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 1743.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org