资源列表

« 1 2 ... .28 .29 .30 .31 .32 133.34 .35 .36 .37 .38 ... 4311 »

[VHDL编程cpsk_dpsk

说明:数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码-Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for
<lihao> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程ad80141_intf

说明:FPGA,Verilog实现AD80141-Verilog,实现AD80141
<高波> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程ca

说明:基于vhdl/verilog的gps接收机伪随机码产生程序。已经过仿真综合。-Based on vhdl/verilog of the gps receiver pseudo-random code generation process. Simulation has been integrated.
<包鼎华> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程division1

说明:基于vhdl/verilog的18位除法器程序。已经过仿真和综合。-Based on vhdl/verilog program for 18-bit divider. Has been simulation and synthesis.
<包鼎华> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程div_8

说明:八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
<郑书鑫> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程AdderE

说明:synplify中tcl语言应用,使用AdderE八位全加器为例,介绍一个设计针对不同器件综合-synplify in the tcl language application, use AdderE eight full-adder as an example, an integrated design for different devices
<Henry> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程4by4

说明:4输入,4输出,clos网络所用,有利于连接处理器和处理器,处理器和存储器传输数据。-4 inputs, 4 outputs, clos network use is conducive to connecting the processor and processor, processor and memory to transfer data.
<davidsun> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程8255int

说明:8259芯片中断控制LED 扳动SP按钮 LED点亮或熄灭-8259 Interrupt Control LED flip-chip LED lit or extinguished SP button
<pretty> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程converter(D-B)

说明:用移位快速实现10进制转2进制,无需除法器-quick converter
<ASIC/FPGA> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程adder

说明:用vhdl实现加法器的功能,程序简介高效,移植性强-Vhdl adder with the realization of the function, procedures for efficient, portable and strong
<keyes wang> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程fuyongqi

说明:vhdl实现解复用器的功能,16位,高效移植性好-vhdl implementation demultiplexer function 16-bit, high efficiency and good graft
<keyes wang> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程clockbuffer

说明:clock buffer for xilinx spartan 3e
<MILIND> 在 2024-11-15 上传 | 大小:1kb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 133.34 .35 .36 .37 .38 ... 4311 »

源码中国 www.ymcn.org