[VHDL编程] fullsine

说明：This a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added to this program to work completely.-This is a code for sine wave generation in modelsim. The code is written in ver
<Jithu> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] presentar

说明：Verilog code calculator, add, rest, multiply, and increment-Verilog code calculator, add, rest, multiply, and increment
<jaja12> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] Flash

说明：三星flash编程Verilog程序，单页编程，支持K9K4G08芯片-Samsung' s flash programming Verilog program, single-page programming, support K9K4G08 chip
<不知道> 在 2024-11-15 上传 | 大小：1kb | 下载：2

[VHDL编程] cout60

说明：用VHDL语言编写的60进制计数器，初学者使用-VHDL language with the 60 binary counter, for beginners to use
<QF> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC_32

说明：用verilog语言实现的的的32位CRC生成与检验的代码-The 32bits CRC using hardware describe language of verilog
<朱猪> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] SCRAMBLER

说明：32位扰码器的verilog代码，编译通过-The Verilog code of 32_bit scrambler
<朱猪> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] SFIFO

说明：可以实现任意位的同步FIFO的verilog实现-the verilog code of a common SFIFO
<朱猪> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier_booths

说明：a verilog code for booths multiplier has been uploaded, simple architecture.
<JK> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：This attachment consists of the coordinate rotation digital computer algorithm code which is most use algorithm in signal processing
<bharat kumar> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] fir1

说明：this file consists of simple FIR filter designed with the fixed coefficients
<bharat kumar> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] 01

说明：有关VHDL语言，对于EDA实验中交通灯的设计 是硬件和软件的结合-The VHDL language, for the EDA experiments traffic lights is designed to be a combination of hardware and software
<menghang> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：基于FPGA的直接数字频率合成器（DDS）的设计-FPGA-based direct digital frequency synthesizer (DDS) design of
<sunshine> 在 2024-11-15 上传 | 大小：1kb | 下载：0