[VHDL编程] decode_display

说明：基于FPGA的动态数码管驱动程序，用verilog HDL语言实现。-FPGA-based digital control of dynamic drivers, using verilog HDL language.
<李哲> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] manchester_encoding

说明：用电压的变化表示0和1.规定在每个码元中间发生跳变.高→ 低的跳变表示0,低→ 高的跳变表示为1,也就是用01表示0,用10表示1.每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致.-With the voltage changes that have 0 and 1. Provides that each code element transitions occurring in
<xp> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 8-bit_Alu

说明：This is a simple 8bit ALU that is coded in VHDL
<Dorkman> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] oc_i2c_master_v92

说明：I2C IP for Quartus V9.0 sp2, can used in SOPC builder.
<homeuser> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] SIG_1KHz

说明：任意移相方波信号产生的VHDL代码。输入任意一个的相位偏移值就都能产生与参考方波有指定相位差的同频信号。-Square-wave signal of arbitrary phase shift generated by VHDL code. Enter any one of the phase offset can be generated on a designated phase with the reference square
<wuyihua> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] zd

说明：我的课程设计内容的一部分 很好用的 vhdl语言 -I am a part of the content of the curriculum design using vhdl language well
<africanz> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：alu for verilog it s simple
<JunKim> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] task_calls

说明：task_calls for verilog
<JunKim> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] rca_32bit

说明：rca_32bit for verilog
<JunKim> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] T_uart

说明：CPLD发送模块的实现代码,设计按键检测模块，并将键值通过构造的UART发送模块发送到串口调试工具中查看。--发送格式：1位起始位+8位数据位+1位停止位=10位-CPLD implementation of the code to send the module to design key detection module, and key by constructing the UART to send the module to
<虎> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] interface

说明：单片机和CPLD的接口实现，能够实现数据的读写。-MCU and CPLD' s interface can read and write data.
<虎> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] chengxu

说明：一个分频器，一个卷积编码器的程序，都是VDHL的-A frequency divider, a convolutional encoder program, are VDHL of
<chencong> 在 2025-01-08 上传 | 大小：1kb | 下载：0