[VHDL编程] RSdecoder

说明：自己写的基于verilog的RS译码器，能够实现RS(240，224)码译码，一级流水设计，可连续译码也可非连续译码。-RSdecoder for RS(240,224).
<opudn89> 在 2025-02-25 上传 | 大小：11kb | 下载：1

[VHDL编程] color_bar

说明：FPGA实时彩条，通过vga输出，能够直接用哦-The FPGA real-time color bar, through the VGA output, can directly use oh
<罗强> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] mulfp

说明：Mulfp for vhdl coddin-Mulfp for vhdl coddingg
<farnaz> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog

说明：用verilog设计的寄存器，储存器，锁存器，译码器以及在其中用到的八位串联并联间的相互转换。-Verilog design registers, memory, lock latch decoder and the use of eight series parallel conversion
<陆晓忆> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] 32-bit-carry-look-ahead-adder

说明：This file contains Verilog codes
<Maf> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] uart(Verilog)

说明：uart 测试源码，已经测试过，非常好用-uart test code
<飞草> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] xapp345_verilog

说明：Synthesizable Verilog UART source code.
<duchil> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] AMIencode

说明：AMI编码Verilog源码，经调试为正确，欢迎大家批评指正-This code is written in AMI code with verilog coding procedures, easy to understand, after debugging is correct.
<丁一> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] debouncer

说明：debouncing the input switch for protect the fluctuation
<rahulshandilya1> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] DES-Verilog-master

说明：DES加密算法硬件verilog实现，包含testbench，加密主模块encrypt，明文变换模块LRToCiphertextConverter，NextRi模块等子模块。-DES encrypt verilog
<lv> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] module-car

说明：this program describes the state machine function by verilog code
<Sureetha> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] Proteus-lcd

说明：This gives the function of proteus
<Sureetha> 在 2025-02-25 上传 | 大小：11kb | 下载：0