[VHDL编程] SRAM_16Bit_512K

说明：terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到-terasic the DM9000A module source, use nios2 do Ethernet applications should be used
<llwww> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] library-ieee

说明：用VHDL语言编写的锯齿波，并且包括锁存器的生成代码-With the VHDL language sawtooth, and latch generate code
<衣海霞> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] EDAbaluqiangdaqi

说明：本系统共由抢答单元、答题单元和报警单元等三部分组成。 首次进行时，主持人设置答题时间，再按一次清零开关，报警器发出声音提示抢答开始，同时抢答锁存模块开始工作，抢答定时器开始减计数，并将时间通过译码电路显示在数码管上。当在规定的时间内，有选手抢答时，抢答锁存模块就将该选手的号码锁存，其他的选手的抢答无效，同时报警器发出警报，定时器停止工作，抢答时间和该选手的号码分别通过数码管显示出来。当规定的时间到并且没有人抢答，定时器递减到0，并通
<卢广昌> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] DI

说明：这是一个计算占空比的VerilogHDL程序，输入一个待测信号，然后输出Ton,Toff.单位是us-This is a the duty cycle VerilogHDL calculated program to input a signal to be measured, and then outputs Ton, Toff. Unit is us
<彭治国> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] serial_div_uu_latest.tar

说明：serial divide with testbench
<sasa> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] 8.23-

说明：-功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 -- Function: 4 kinds of common sine, triangle, sawtooth, square wave (A, B) the frequency, amplitude controllable outp
<陈伟杰> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] HDB3

说明：这个程序是针对HDB3码的编码以及译码。两种不同的编译码程序，得到的效率不同。-This procedure is for the HDB3 code encoding and decoding. Two different codec program, the efficiency of the obtained different.
<fandi> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] r

说明：统计8位矢量中‘1’的个数（分别用变量和信号两种方法实现）-Statistics of 8 bits of the number of 1 in the vector
<邓萍> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] fenpinqi

说明：模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。-The analog divider speakers within a circuit device to the input analog audio signal is separated into differe
<冯初晨> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] period_cntr_avl

说明：Frequency measurement IP Core for ALTERA NIOS2
<Igor> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] usb_phy_latest.tar

说明：USB phy latest for design USB by FPGA
<trung> 在 2025-02-25 上传 | 大小：11kb | 下载：0

[VHDL编程] secret-lock

说明：密码锁 4位和七位：输入4位十六进制密码，如果三次错误的话就报警 ； --密码是四位一下四位一下的输入，处于密码设置状态，又P3被按下时实现输入密码存储位的增加； --密码设置之后，按S7，密码被设置到系统中；然后在P1处于开锁状态时，进行新密码的输入，并 进行三次比较，有错，D3亮；并报警；-Password lock four and seven: Enter the four-digit hexadecimal passw
<沈攀> 在 2025-02-25 上传 | 大小：11kb | 下载：0