资源列表
[VHDL编程] FIFOverilog
说明:异步FIFO实现数据先入先出的存储方式基于verilog HDL语言-Asynchronous FIFO first-in, first-out data storage based on Verilog HDL language<章鱼> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] Component_VHDL
说明:VHDL层次化电路设计简单例子 分频-计数-BCD_7输出-VHDL hierarchical circuit design simple example Divide- count-BCD_7 output<FloraChen> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] sdi_receive
说明:SDI接口的源程序,工程验证过的,可以实际使用-SDI interface of the source, engineering verified, you can actually use<lxp> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] Verilog_inout_
说明:verilog语言中inout端口的使用方法介绍-verilog language inout ports using the method described<Ande> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] advanced_boot_copier
说明:ALTERA的FPGA多映像启动代码,可以解决FPGA多核烧写及启动问题,注释很详细。-The multi-image ALTERA FPGA startup code, multicore programming and FPGA can solve the problem started, very detailed notes.<谭松清> 在 2025-02-25 上传 | 大小:11kb | 下载:0