资源列表
[VHDL编程] booth-16_16-multiplier
说明:由verilog编写的利用booth编码的16*16有符号乘法器的代码,没有pipeline-a 16*16 multiplier with booth coding by verilog<pyc> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] Elevator
说明:elevator contoller to control the movement of lift<nadanarani> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] i2c_verilog
说明:I2C Master IP 核 I2C is a two-wire, bi-directional serial bus that provides a simple and efficient method of data exchange between devices. It is most suitable for applications requiring occasional communication<qingmingyang> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] frecuenciometro
说明:es la practica de laboratorio 1<edgar> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] 9a801d06cc48
说明:关于rel的编码,rel编码器的源程序代码以及分析,-About rel code, rel code source code and analysis<刘静> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] Example-b8-5
说明:学习VCD文件的基本使用方法,四态的VCD文件,参数在0/1/X/Z之间变化,没有信号的强度信息-Learn the basics of using VCD files,Four state VCD file, change the parameters between 0/1/X/Z no signal strength information<波罗的海> 在 2025-02-25 上传 | 大小:11kb | 下载:0
[VHDL编程] dss_201403
说明:使用verilog编写的,测试用多路串口通信信号源,用于fpga产生多路测试用串口信号,配置外围电平转换电路可以设计一个多路可编程数字信号源-Use verilog written, multiple serial communication test signal source for generating multiple test fpga serial signal, configure the external level s<张昆> 在 2025-02-25 上传 | 大小:11kb | 下载:0