资源列表
[VHDL编程] mainboard_model
说明:FPGA与dSP的接口,包括testbench部分,以及实现-DSP interface with the FPGA, including part of testbench, as well as the realization of<yc> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] Interfacing_to_External_Static_Ram
说明:Interfacing to External Static Ram This module colntroller is for srams<starplus> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] cpu(FinalWithYS)
说明:verilog实现的八位CPU,包括乘法、除法以及多种寻址方式。代码中包括测试模块,可以直接在试验箱上运行。-verilog to achieve the eight CPU, including multiplication, division, as well as addressing a variety of ways. Code, including test modules, can be run directly in t<鲁迪> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] steppermotordrive
说明:Stepping Motor Driver Logic with VHDL.<pjyc> 在 2025-02-13 上传 | 大小:8kb | 下载:0
[VHDL编程] digitalclockvhdl
说明:EAD设计VHDL语言环境数字时钟数码管显示方案,包括时间设置、调整等。-VHDL language environment EAD design digital digital clock display, including time for setup, adjustment.<王丽> 在 2025-02-13 上传 | 大小:8kb | 下载:0